利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

146 条记录 (耗时 0.041 秒)

    Purge-based floating body memory
    41.
    发明授权
    Purge-based floating body memory 有权
    基于清洗的浮体记忆

    公开(公告)号：US07230846B2

    公开(公告)日：2007-06-12

    申请号：US11151982

    申请日：2005-06-14

    申请人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

    发明人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

    IPC分类号： G11C11/34

    CPC分类号： G11C11/404 ,  G11C2211/4016

    摘要： In general, in one aspect, the disclosure describes a memory array including a plurality of memory cells arranged in rows and columns. Each memory cell includes a transistor having a floating body capable of storing a charge. A plurality of word lines and purge lines are interconnected to rows of memory cells. A plurality of bit lines are interconnected to columns of memory cells. Driving signals provided via the word lines, the purge lines, and the bit lines can cooperate to alter the charge of the floating body region in one or more of the memory cells.

    摘要翻译： 通常，在一个方面，本公开描述了包括以行和列布置的多个存储单元的存储器阵列。 每个存储单元包括具有能够存储电荷的浮动体的晶体管。 多个字线和清除线与存储器单元的行互连。 多个位线被连接到存储器单元的列。 通过字线提供的驱动信号，清除线和位线可以协作以改变一个或多个存储器单元中的浮体区域的电荷。

    OTP antifuse cell and cell array
    42.
    发明授权
    OTP antifuse cell and cell array 有权
    OTP反熔丝电池和电池阵列

    公开(公告)号：US07102951B2

    公开(公告)日：2006-09-05

    申请号：US10979605

    申请日：2004-11-01

    申请人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Mohsen Alavi ,  Vivek K. De

    发明人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Mohsen Alavi ,  Vivek K. De

    IPC分类号： G11C17/18

    CPC分类号： G11C17/146 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027

    摘要： Different embodiments of a one-time-programmable antifuse cell included. In one embodiment, a circuit is provided that includes an antifuse element, a high voltage device, and a sense circuit. The antifuse element has a voltage supply terminal to be at a sense voltage during sensing/reading and a higher programming voltage during programming. The sense circuit is configured to enable programming the antifuse element during programming and to sense the state of the antifuse element during sensing. The high voltage device is coupled between the antifuse element and the sense circuit to couple the antifuse element to the sense circuit during programming and sensing and to protectively shield the sense circuit from the higher programming voltage during programming.

    摘要翻译： 包括一次性可编程反熔丝电池的不同实施例。 在一个实施例中，提供了包括反熔丝元件，高压器件和感测电路的电路。 反熔丝元件在编程期间具有在感测/读取期间处于感测电压的电压提供端子和更高的编程电压。 感测电路被配置为能够在编程期间对反熔丝元件进行编程，并且在感测期间感测反熔丝元件的状态。 高电压设备耦合在反熔丝元件和感测电路之间，以在编程和感测期间将反熔断元件耦合到感测电路，并且在编程期间将感测电路与更高的编程电压保护性地屏蔽。

    Floating-body memory cell write
    49.
    发明授权
    Floating-body memory cell write 有权
    浮体记忆单元写

    公开(公告)号：US07061806B2

    公开(公告)日：2006-06-13

    申请号：US10954931

    申请日：2004-09-30

    申请人： Stephen H. Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M. Khellah ,  Yibin Ye ,  Shih-Lien L. Lu ,  Vivek K. De

    发明人： Stephen H. Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M. Khellah ,  Yibin Ye ,  Shih-Lien L. Lu ,  Vivek K. De

    IPC分类号： G11C11/34

    CPC分类号： G11C16/12 ,  G11C11/4076 ,  G11C2216/14

    摘要： A system to write to a plurality of memory cells coupled to a word line, each of the plurality of memory cells comprising a transistor having a source, a drain, a body and a gate coupled to the word line. Some embodiments provide biasing of one or more of the plurality of memory cells in saturation to inject charge carriers into the body of the one or more of the plurality of memory cells, and biasing of each of the plurality of memory cells in accumulation to tunnel charge carriers from the body of each of the plurality of memory cells to the gate of each of the plurality of memory cells.

    摘要翻译： 一种写入耦合到字线的多个存储单元的系统，所述多个存储器单元中的每一个包括具有耦合到所述字线的源极，漏极，主体和栅极的晶体管。 一些实施例提供饱和中的多个存储单元中的一个或多个的偏置以将电荷载流子注入多个存储单元中的一个或多个存储器单元的主体中，并且将多个存储单元中的每一个的累积偏压到隧道电荷 载体从多个存储单元的每一个的主体到多个存储单元中的每一个的门。