公开(公告)号：US4425646A

公开(公告)日：1984-01-10

申请号：US281492

申请日：1981-07-08

申请人： Kiyoshi Kinoshita ,  Takatoshi Ishii

发明人： Kiyoshi Kinoshita ,  Takatoshi Ishii

IPC分类号： G06F3/06 ,  G11B5/016 ,  G11B19/28 ,  G11B20/14 ,  G11B27/10 ,  H03L7/00 ,  H04L7/033

CPC分类号： G06F3/0601 ,  G11B19/28 ,  G11B20/1403 ,  G11B20/1419 ,  G11B27/10 ,  G11B5/016 ,  G06F2003/0692 ,  G11B2220/2512

摘要： An input data synchronizing circuit of the invention has a synchronous control counter. Part of count value of the synchronous control counter is supplied to a count register. The count register accesses a parameter ROM utilizing, as part of an address, a count value (phase status) during the input of current data and a count value (phase status) during input of immediately preceding data. The parameter ROM outputs a correction value as an initial value for the synchronous control counter so that the synchronous control counter would output a WINDOW signal synchronous with the input data near the center of the pulse width of the WINDOW signal. The circuit of the invention further includes a rotation correction register which holds stationary time shift information serially input by the rotational errors of the floppy disk drives and which outputs the information to the parameter ROM as part of the address.

摘要翻译： 本发明的输入数据同步电路具有同步控制计数器。 同步控制计数器的计数值的一部分被提供给计数寄存器。 作为地址的一部分，计数寄存器使用在输入当前数据期间的计数值（相位状态）和在紧接在前的数据的输入期间的计数值（相位状态）来访问参数ROM。 参数ROM输出作为同步控制计数器的初始值的校正值，使得同步控制计数器将输出与WINDOW信号的脉冲宽度中心附近的输入数据同步的WINDOW信号。 本发明的电路还包括旋转校正寄存器，其保持由软盘驱动器的旋转错误串行输入的固定时间偏移信息，并将该信息作为地址的一部分输出到参数ROM。

公开(公告)号：US08288966B2

公开(公告)日：2012-10-16

申请号：US12400668

申请日：2009-03-09

申请人： David L. Medin ,  Takatoshi Ishii ,  Yves Faroudja

发明人： David L. Medin ,  Takatoshi Ishii ,  Yves Faroudja

IPC分类号： H05B41/36

CPC分类号： G09G3/3413 ,  G09G3/2003 ,  G09G2310/0235 ,  G09G2320/062 ,  G09G2320/0626 ,  G09G2320/0666 ,  G09G2330/021 ,  H04N9/3111 ,  H04N9/3155 ,  H04N9/3164

摘要： A colored light generating element can be configured to, while in an active state, pulse between an off state and an on state. A substantially constant offset voltage or current can be applied to the colored light generating element during a predetermined time interval when the light generating element is in the off state so as to cause the colored light generating element to emit, during the off state, some amount of light greater than a minimum amount of light that the light generating element is capable of generating while part of an active system. In some implementations, two or more offset voltages or currents can be applied. Implementations may include a preprocessor configured to receive an image signal and optimize color saturation of the image signal, such as by limiting and non-linearly increasing color saturation. Implementations may include multiple colored light generating elements.

摘要翻译： 彩色光产生元件可以被构造成在处于活动状态时处于断开状态和接通状态之间的脉冲。 当发光元件处于关闭状态时，可以在预定的时间间隔内对彩色光产生元件施加基本恒定的偏移电压或电流，以使得着色光产生元件在关闭状态期间发射一定量 的光大于发光元件能够在活动系统的一部分时产生的最小光量。 在一些实现中，可以施加两个或更多个失调电压或电流。 实现可以包括配置成接收图像信号并且优化图像信号的颜色饱和度的预处理器，例如通过限制和非线性地增加色彩饱和度。 实现可以包括多个彩色光产生元件。

公开(公告)号：USRE43235E1

公开(公告)日：2012-03-13

申请号：US12789856

申请日：2010-05-28

申请人： Takatoshi Ishii ,  Edmund Cheung ,  Sherwood Brannon

发明人： Takatoshi Ishii ,  Edmund Cheung ,  Sherwood Brannon

IPC分类号： G06F12/10 ,  G06F12/06 ,  G09G3/37 ,  G09G5/00 ,  G09G5/36

CPC分类号： G09G5/39 ,  G09G5/14 ,  G09G5/363 ,  G09G5/393 ,  G09G5/395 ,  G09G2330/021

摘要： A graphics controller for a System-On-a-Chip (SOC) used with a battery-powered device allows for reduced-power display modes. The microprocessor writes to a frame buffer that is a single, contiguous address block in virtual memory. A memory management unit (MMU) translates frame-buffer address to multiple physical blocks. The graphics controller fetches pixels from the multiple physical blocks, including a block in an on-chip memory and a block in an external memory. In a low-power mode, pixels are only fetched from the lower-power on-chip memory and not the higher-power external memory. A smaller display window is defined and pixels outside the window are replaced by dummy data, .eliminating external-memory fetches. The smaller display window falls within the first block in the on-chip memory. Status and other information can be displayed in the smaller display window during stand-by modes, while a full-screen of data is displayed for full-power modes.

摘要翻译： 与电池供电设备一起使用的片上系统（SOC）图形控制器允许降低功耗的显示模式。 微处理器写入作为虚拟存储器中单个连续地址块的帧缓冲器。 存储器管理单元（MMU）将帧缓冲器地址转换为多个物理块。 图形控制器从多个物理块中获取像素，包括片上存储器中的块和外部存储器中的块。 在低功耗模式下，像素只能从较低功耗的片上存储器中取出，而不是较高功率的外部存储器。 定义一个较小的显示窗口，窗口外的像素将被虚拟数据替代，从而消除外部存储器提取。 较小的显示窗口落在片内存储器的第一个块内。 在待机模式下，状态和其他信息可以显示在较小的显示窗口中，全屏显示全功能模式。

公开(公告)号：US20100225238A1

公开(公告)日：2010-09-09

申请号：US12400668

申请日：2009-03-09

申请人： David L. Medin ,  Takatoshi Ishii ,  Yves Faroudja

发明人： David L. Medin ,  Takatoshi Ishii ,  Yves Faroudja

IPC分类号： H05B41/30 ,  H05B41/38

CPC分类号： G09G3/3413 ,  G09G3/2003 ,  G09G2310/0235 ,  G09G2320/062 ,  G09G2320/0626 ,  G09G2320/0666 ,  G09G2330/021 ,  H04N9/3111 ,  H04N9/3155 ,  H04N9/3164

摘要： A colored light generating element can be configured to, while in an active state, pulse between an off state and an on state. A substantially constant offset voltage or current can be applied to the colored light generating element during a predetermined time interval when the light generating element is in the off state so as to cause the colored light generating element to emit, during the off state, some amount of light greater than a minimum amount of light that the light generating element is capable of generating while part of an active system. In some implementations, two or more offset voltages or currents can be applied. Implementations may include a preprocessor configured to receive an image signal and optimize color saturation of the image signal, such as by limiting and non-linearly increasing color saturation. Implementations may include multiple colored light generating elements.

摘要翻译： 彩色光产生元件可以被构造成在处于活动状态时处于断开状态和接通状态之间的脉冲。 当发光元件处于关闭状态时，可以在预定的时间间隔内对彩色光产生元件施加基本恒定的偏移电压或电流，以使得着色光产生元件在关闭状态期间发射一定量 的光大于发光元件能够在活动系统的一部分时产生的最小光量。 在一些实施方案中，可以施加两个或多个偏移电压或电流。 实现可以包括配置成接收图像信号并且优化图像信号的颜色饱和度的预处理器，例如通过限制和非线性地增加色彩饱和度。 实现可以包括多个彩色光产生元件。

公开(公告)号：US20080158428A1

公开(公告)日：2008-07-03

申请号：US11619552

申请日：2007-01-03

申请人： Takatoshi Ishii ,  Guangjun Miao

发明人： Takatoshi Ishii ,  Guangjun Miao

IPC分类号： H04N9/77

CPC分类号： H04N9/78 ,  H04N9/77

摘要： A method and system for cross color elimination is disclosed in processing of a component video signal comprising component luminance and chrominance information. Aspects of the exemplary embodiments include using separated luminance and chrominance information for each pixel in a current frame, getting absolute distance values between C=a current frame pixel color, P=a previous frame pixel color, H=a high frequency color of the previous frame, and O=a center of a color space; comparing each absolute distance value with a predetermined threshold, wherein if any of the absolute distance values exceed the predetermined threshold, then the pixel is a cross color pixel; and for each cross color pixel, replacing a current frame pixel color with a high frequency average pixel color.

摘要翻译： 在包括组件亮度和色度信息的分量视频信号的处理中公开了用于交叉色彩消除的方法和系统。 示例性实施例的方面包括对当前帧中的每个像素使用分离的亮度和色度信息，获得C =当前帧像素颜色之间的绝对距离值，P =先前帧像素颜色，H =先前帧像素颜色的高频颜色 框架，O =颜色空间的中心; 将每个绝对距离值与预定阈值进行比较，其中如果绝对距离值中的任何一个超过预定阈值，则该像素是交叉色像素; 并且对于每个交叉色像素，用高频平均像素颜色替换当前帧像素颜色。

公开(公告)号：US5392239A

公开(公告)日：1995-02-21

申请号：US59029

申请日：1993-05-06

申请人： Neal D. Margulis ,  Takatoshi Ishii

发明人： Neal D. Margulis ,  Takatoshi Ishii

IPC分类号： G11C7/10 ,  G11C7/00

CPC分类号： G11C7/1018 ,  C07K2319/02

摘要： A dynamic random access memory (DRAM) circuit operates in burst mode when a row address strobe (RAS) signal is applied while an output enable/burst enable signal is also applied thereto. During burst mode, a column address strobe (CAS) signal is toggled to access digital data from sequential column addresses within a given row.

摘要翻译： 当施加行地址选通（＆upbar＆R）信号时，动态随机存取存储器（DRAM）电路以突发模式工作，同时还向其施加输出使能/突发使能信号。 在突发模式下，列地址选通（＆upbar＆C）信号被切换以从给定行中的顺序列地址访问数字数据。

公开(公告)号：US5170157A

公开(公告)日：1992-12-08

申请号：US698607

申请日：1991-05-10

申请人： Takatoshi Ishii

发明人： Takatoshi Ishii

IPC分类号： G09G5/36 ,  G09G5/39 ,  G11C7/10

CPC分类号： G09G5/39 ,  G11C7/1075 ,  G09G2360/126 ,  G09G2360/127 ,  G09G5/363

摘要： A memory device utilized for an image display apparatus, such as a dual port memory. The memory device provides a serial port for performing a serial-access with a display controller and a random port for performing a random-access with a CPU. Such memory device includes memory cell arrays of M rows and N columns, one couple of data registers and pointers. The data stored in one row within the memory cell arrays are divided into data of K columns and another data of N-K columns. When the display controller performs the serial-access, one of the above two data registers can be alternatively used for serially inputting or outputting the data while the another data are transferred between the memory cell arrays and another data register. Or the data can be transferred between the memory cell arrays and both of two data registers. In this case, the serial input or output positions for determining the start addresses are assigned by the pointers. The data are read from or written into the data registers from the start addresses.

摘要翻译： 一种用于诸如双端口存储器的图像显示装置的存储器件。 存储器件提供用于使用显示控制器和随机端口执行与CPU的随机访问的串行访问的串行端口。 这种存储器件包括M行和N列的存储单元阵列，一对数据寄存器和指针。 存储在存储单元阵列中的一行中的数据被划分为K列的数据和N-K列的另一数据。 当显示控制器执行串行访问时，上述两个数据寄存器之一可以替代地用于串行输入或输出数据，而另一数据在存储单元阵列和另一数据寄存器之间传送。 或者可以在存储单元阵列和两个数据寄存器之间传输数据。 在这种情况下，用于确定起始地址的串行输入或输出位置由指针分配。 数据从起始地址读取或写入数据寄存器。

公开(公告)号：US4870491A

公开(公告)日：1989-09-26

申请号：US867425

申请日：1986-05-15

申请人： Takatoshi Ishii

发明人： Takatoshi Ishii

IPC分类号： G06F3/153 ,  G09G5/00 ,  G09G5/393 ,  G09G5/40

CPC分类号： G09G5/393

摘要： A video RAM write control circuit has a video RAM for storing pattern data of one frame at addresses thereof which correspond to display positions, and a control circuit for generating write pattern data and write addresses. The video RAM stores a pattern which is continuous in the horizontal direction, at consecutive addresses thereof. Each row on the screen consists of several rasters. A video RAM address has a memory address representing a position in the horizontal direction, in its lower bits, so well as a raster address representing a raster position of the row, at upper bits thereof. A write address is rotated toward the MSB by the number of bits of the raster address, and a resultant permuted address is supplied to the video RAM.

摘要翻译： 视频RAM写入控制电路具有用于存储对应于显示位置的地址处的一帧的模式数据的视频RAM，以及用于产生写入模式数据和写入地址的控制电路。 视频RAM在其连续的地址处存储在水平方向上连续的图案。 屏幕上的每一行由几个栅格组成。 视频RAM地址具有表示在其较低位中的水平方向上的位置的存储器地址，以及表示该行的高位的光栅位置的光栅地址。 写入地址通过光栅地址的位数向MSB旋转，并且将结果置换的​​地址提供给视频RAM。

公开(公告)号：US4857899A

公开(公告)日：1989-08-15

申请号：US940530

申请日：1986-12-10

申请人： Takatoshi Ishii

发明人： Takatoshi Ishii

IPC分类号： G09G5/02 ,  G09G5/06

CPC分类号： G09G5/06 ,  G09G5/02

摘要： An image display apparatus reads color data and attribute data accompanied with the color data from a RAM of a look-up table (LUT) in accordance with each color code read from a video memory (VRAM). The read color data is subjected to a data modification determined by the read attribute data, and a color of each display dot is determined in accordance with the color data obtained as the result of the data modification. According to this image display apparatus, an image and the color thereof can be displayed without storing all the color codes of the image into the VRAM, so that the load on the CPU can be reduced and the image can be displayed at a high speed. The LUT can be omitted by storing, correspondingly to each display dot, display data composed of color data and attribute data in the VRAM. The circuit for effecting the data modification may comprise a plurality of registers and an operation circuit for effecting an operation on data contained in the registers. In this case, the registers and the operation circuit are controlled in accordance with the read attribute data to obtain various display effects such as Gouraud Shading and Phong Shading.

摘要翻译： 图像显示装置根据从视频存储器（VRAM）读取的每个颜色代码，从查找表（LUT）的RAM读取伴随色彩数据的颜色数据和属性数据。 对读取的颜色数据进行由读取的属性数据确定的数据修改，并且根据作为数据修改的结果获得的颜色数据来确定每个显示点的颜色。 根据该图像显示装置，可以在不将图像的所有颜色代码存储到VRAM中的情况下显示图像及其颜色，从而可以降低CPU上的负载并且可以高速显示图像。 可以通过相应于每个显示点存储由VRAM中的颜色数据和属性数据构成的显示数据来省略LUT。 用于实现数据修改的电路可以包括多个寄存器和用于对包含在寄存器中的数据进行操作的操作电路。 在这种情况下，根据读取的属性数据来控制寄存器和操作电路，以获得各种显示效果，例如Gouraud Shading和Phong Shading。

公开(公告)号：US4760387A

公开(公告)日：1988-07-26

申请号：US824953

申请日：1986-01-31

申请人： Takatoshi Ishii ,  Makoto Kaneko

发明人： Takatoshi Ishii ,  Makoto Kaneko

IPC分类号： G09G5/18 ,  G02F1/133 ,  G06F3/147 ,  G06F3/153 ,  G09G1/16 ,  G09G3/20 ,  G09G3/36 ,  G09G5/00 ,  G09G5/22 ,  G09G3/00

CPC分类号： G06F3/1475 ,  G09G3/3611 ,  G09G3/3644 ,  G09G3/3685 ,  G09G5/222 ,  G09G2360/04 ,  G09G3/2018

摘要： A display controller displays an image on either of a CRT display unit and a liquid crystal display unit (LCD) having upper and lower screens in accordance with image data stored in a memory. When a CRT display unit is driven, an address generating circuit calculates at the beginning of each horizontal scanning an address of the memory corresponding to the leftmost display position on the current horizontal scanning line in accordance with the vertical position of the horizontal scanning line and the number of display positions on a horizontal scanning line, and stores data representing the address in a first register. The data in the first register is incremented in accordance with the horizontal scanning and fed to the memory to read the image data. When the LCD is driven, the address generating circuit calculates at the beginning of each horizontal scanning two addresses of the memory corresponding respectively to the left most display positions on the current horizontal scanning lines on the upper and lower screens. In this case, the first one is obtained in accordance with the vertical position of the current horizontal scanning line on the upper screen and the number of display positions on a horizontal scanning line, while the second one is obtained by adding the number of display positions on the upper screen to the calculated first address.

摘要翻译： 显示控制器根据存储在存储器中的图像数据，在具有上下屏幕的CRT显示单元和液晶显示单元（LCD）中的任一个上显示图像。 当CRT显示单元被驱动时，地址产生电路根据水平扫描线的垂直位置和水平扫描线的垂直位置，在每个水平扫描开始时计算与当前水平扫描线上的最左侧显示位置对应的存储器的地址， 水平扫描线上的显示位置的数量，并且将表示地址的数据存储在第一寄存器中。 根据水平扫描，第一寄存器中的数据递增，并馈送到存储器以读取图像数据。 当LCD被驱动时，地址产生电路在每个水平扫描的开始处计算分别对应于上和下屏幕上当前水平扫描线上的最左显示位置的存储器的两个地址。 在这种情况下，根据上部画面上的当前水平扫描线的垂直位置和水平扫描线上的显示位置的数量，获得第一个，而第二个是通过将显示位置的数量相加而获得的 在上层屏幕上计算第一个地址。