公开(公告)号：US5761141A

公开(公告)日：1998-06-02

申请号：US782038

申请日：1997-01-13

申请人： Hisao Kobashi ,  Yasuhiko Tsukikawa

发明人： Hisao Kobashi ,  Yasuhiko Tsukikawa

IPC分类号： G11C11/401 ,  G11C5/14 ,  G11C11/4074 ,  G11C11/4094 ,  G11C29/00 ,  G11C29/24 ,  G11C29/34 ,  G11C29/50 ,  G11C7/00

CPC分类号： G11C29/34 ,  G11C11/4074 ,  G11C11/4094 ,  G11C29/24 ,  G11C5/147 ,  G11C29/50

摘要： A switching circuit for switching a bit line potential VBL of a DRAM to a power supply potential Vcc, an intermediate potential Vcc/2 or the ground potential GND is provided. In normal operation, the bit line potential VBL is set to Vcc/2. In a special write mode, Vcc or GND is applied to all the bit lines through an equalizer, a desired word line is raised to "H" level, and Vcc or GND is written to the storage nodes of all the memory cells connected to the word line. It is possible to write Vcc or GND even to the storage node of a memory cell which has been replaced by a redundant memory cell.

摘要翻译： 提供了用于将DRAM的位线电位VBL切换到电源电位Vcc，中间电位Vcc / 2或地电位GND的开关电路。 在正常操作中，位线电位VBL被设定为Vcc / 2。 在特殊写入模式下，Vcc或GND通过均衡器施加到所有位线，所需字线上升至“H”电平，Vcc或GND写入连接到所有位线的所有存储单元的存储节点 字线。 可以将Vcc或GND甚至写入由冗余存储单元替换的存储单元的存储节点。

公开(公告)号：US5448516A

公开(公告)日：1995-09-05

申请号：US301753

申请日：1994-09-07

申请人： Yasuhiko Tsukikawa ,  Shigeru Kikuda ,  Hiroshi Miyamoto

发明人： Yasuhiko Tsukikawa ,  Shigeru Kikuda ,  Hiroshi Miyamoto

IPC分类号： G11C11/401 ,  G11C5/02 ,  H01L27/10 ,  G11C13/00

CPC分类号： G11C5/025

摘要： A chip is divided into at least four regions of two rows and two columns. In each region, memory array blocks are provided between corresponding first control circuits disposed in the column direction at a constant pitch. A column decoder is disposed adjacent to the first control circuit. Second control circuits are disposed corresponding to the first control circuits. The second control circuits excluding the second control circuit on the column decoder side are formed in the same pattern.

摘要翻译： 芯片被分成至少四行和两列的区域。 在每个区域中，存储器阵列块以恒定的间距设置在列方向上布置的对应的第一控制电路之间。 列解码器被布置为与第一控制电路相邻。 对应于第一控制电路设置第二控制电路。 排列在列解码器侧的第二控制电路的第二控制电路以相同的图案形成。

公开(公告)号：US5014646A

公开(公告)日：1991-05-14

申请号：US327466

申请日：1989-03-22

申请人： Yufuko Ito ,  Hideo Koseki ,  Toshio Kawamura ,  Yasuhiko Tsukikawa

发明人： Yufuko Ito ,  Hideo Koseki ,  Toshio Kawamura ,  Yasuhiko Tsukikawa

IPC分类号： H01L21/316 ,  C23C16/04 ,  C23C16/44 ,  C23C16/455 ,  C23C16/48

CPC分类号： C23C16/45574 ,  C23C16/045 ,  C23C16/047 ,  C23C16/45514 ,  C23C16/45519 ,  C23C16/45576 ,  C23C16/483

摘要： A substrate is exposed to a gas of reactive material and an oxidizing gas. The oxidizing gas includes an ozone gas. A laser light beam is applied to the substrate through the reactive material gas and the oxidizing gas. The laser light beam activates the oxidizing gas. The activated oxidizing gas reacts with the reactive material gas to form an oxide deposited on the substrate.

摘要翻译： 将基板暴露于反应性材料和氧化气体的气体。 氧化气体包括臭氧气体。 通过反应性材料气体和氧化气体将激光束施加到衬底上。 激光束激活氧化气体。 活化的氧化气体与反应性材料气体反应以形成沉积在衬底上的氧化物。