利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

80 条记录 (耗时 0.024 秒)

    Intra-instruction fusion
    51.
    发明申请
    Intra-instruction fusion 审中-公开
    指令内融合

    公开(公告)号：US20060123219A1

    公开(公告)日：2006-06-08

    申请号：US11339019

    申请日：2006-01-24

    申请人： Nicholas Samra ,  Stephan Jourdan

    发明人： Nicholas Samra ,  Stephan Jourdan

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3017 ,  G06F9/3853

    摘要： Fusing micro-operations (uops) together. Intra-instruction fusing can increase cache memory storage efficiency and computer instruction processing bandwidth within a microprocessor without incurring significant computer system cost. Uops are fused, stored in a cache memory, un-fused, executed in parallel, and retired in order to optimize cost and performance.

    摘要翻译： 将微操作（uops）融合在一起。 内部指令融合可以在微处理器内提高高速缓冲存储器存储效率和计算机指令处理带宽，而不会导致重大的计算机系统成本。 Uops被融合，存储在缓存中，未融合，并行执行并退出，以优化成本和性能。

    Prediction based indexed trace cache
    52.
    发明申请
    Prediction based indexed trace cache 审中-公开
    基于预测的索引跟踪缓存

    公开(公告)号：US20050149709A1

    公开(公告)日：2005-07-07

    申请号：US10748285

    申请日：2003-12-29

    申请人： Stephan Jourdan

    发明人： Stephan Jourdan

    IPC分类号： G06F9/30 ,  G06F9/38

    CPC分类号： G06F9/3844 ,  G06F9/3808

    摘要： A system and method for compensating for branching instructions in trace caches is disclosed. A branch predictor uses the branching behavior of previous branching instructions to select between several traces beginning at the same linear instruction pointer (LIP) or instruction. The fetching mechanism of the processor selects the trace that most closely matches the previous branching behavior. In one embodiment, a new trace is generated only if a divergence occurs within a predetermined location. A divergence is a branch that is recorded as following one path (i.e. taken) and during execution follows a different path (i.e. not taken).

    摘要翻译： 公开了用于补偿跟踪高速缓存中的分支指令的系统和方法。 分支预测器使用先前分支指令的分支行为来选择在相同的线性指令指针（LIP）或指令开始的多个跟踪之间。 处理器的提取机制选择与前一个分支行为最匹配的跟踪。 在一个实施例中，仅当在预定位置内发生发散时才产生新迹线。 分歧是一个分支，被记录为如下一个路径（即采取），并且在执行期间遵循不同的路径（即不采取）。

    Meta predictor restoration upon detecting misprediction
    54.
    发明授权
    Meta predictor restoration upon detecting misprediction 有权

    公开(公告)号：US08572358B2

    公开(公告)日：2013-10-29

    申请号：US13647153

    申请日：2012-10-08

    申请人： Ronny Ronen ,  Mattan Erez ,  Stephan Jourdan ,  Adi Yoaz

    发明人： Ronny Ronen ,  Mattan Erez ,  Stephan Jourdan ,  Adi Yoaz

    IPC分类号： G06F9/00 ,  G06F9/44

    CPC分类号： G06F9/3861 ,  G06F9/3848

    摘要： Methods and apparatus for restoring a meta predictor system upon detecting a branch or binary misprediction, are disclosed. An example apparatus may include a base misprediction history register to store a set of misprediction history values each indicating whether a previous branch prediction taken by a previous branch instruction was predicted correctly or incorrectly. The apparatus may comprise a meta predictor to detect a branch misprediction of a current branch prediction based at least in part on an output of the base misprediction history register. The meta predictor may restore the base misprediction history register based on the detecting of the branch misprediction. Additional apparatus, systems, and methods are disclosed.

    Call return tracking technique
    56.
    发明申请
    Call return tracking technique 审中-公开
    呼叫返回跟踪技术

    公开(公告)号：US20070061555A1

    公开(公告)日：2007-03-15

    申请号：US11229177

    申请日：2005-09-15

    申请人： Michael St. Clair ,  Boyd Phelps ,  Stephan Jourdan

    发明人： Michael St. Clair ,  Boyd Phelps ,  Stephan Jourdan

    IPC分类号： G06F9/44

    CPC分类号： G06F9/3842 ,  G06F9/30054 ,  G06F9/3806 ,  G06F9/3861 ,  G06F9/4486

    摘要： Method, apparatus, and system for tracking call returns. At least one embodiment maps the locations of a return instruction pointer within a speculative return stack buffer and a committed return stack buffer to determine a return stack buffers from which the return instruction pointer should be retrieved.

    摘要翻译： 用于跟踪呼叫回报的方法，设备和系统。 至少一个实施例将返回指令指针的位置映射在推测返回堆栈缓冲器和承诺返回堆栈缓冲器中，以确定返回堆栈缓冲区，从该缓冲区中应该检索返回指令指针。

    Method and apparatus for a stew-based loop predictor
    57.
    发明授权
    Method and apparatus for a stew-based loop predictor 有权
    一种基于炖菜的循环预测器的方法和装置

    公开(公告)号：US07136992B2

    公开(公告)日：2006-11-14

    申请号：US10739689

    申请日：2003-12-17

    申请人： Subramaniam Maiyuran ,  Peter J. Smith ,  Stephan Jourdan

    发明人： Subramaniam Maiyuran ,  Peter J. Smith ,  Stephan Jourdan

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3802 ,  G06F9/325 ,  G06F9/3808 ,  G06F9/3844

    摘要： A method and apparatus for a loop predictor for predicting the end of a loop is disclosed. In one embodiment, the loop predictor may have a predict counter to hold a predict count representing the expected number of times that a predictor stew value will repeat during the execution of a given loop. The loop predictor may also have one or more running counters to hold a count of the times that the stew value has repeated during the execution of the present loop. When the counter values match the predictor may issue a prediction that the loop will end.

    摘要翻译： 公开了一种用于预测环路结束的环路预测器的方法和装置。 在一个实施例中，环路预测器可以具有预测计数器，以保持预测计数，该预测计数表示在给定循环的执行期间预测器炖值将重复的预期次数。 循环预测器还可以具有一个或多个运行计数器，以在执行当前循环期间保持炖煮值重复的次数的计数。 当计数器值匹配时，预测器可以发出循环结束的预测。

    Retrieving data blocks with reduced linear addresses
    58.
    发明申请
    Retrieving data blocks with reduced linear addresses 有权
    检索具有减少的线性地址的数据块

    公开(公告)号：US20050138321A1

    公开(公告)日：2005-06-23

    申请号：US10743285

    申请日：2003-12-23

    申请人： Stephan Jourdan ,  Chris Yunker ,  Pierre Michaud

    发明人： Stephan Jourdan ,  Chris Yunker ,  Pierre Michaud

    IPC分类号： G06F9/38 ,  G06F12/08

    CPC分类号： G06F12/0875 ,  G06F9/383 ,  G06F12/0864

    摘要： Systems and methods of processing addresses provide for receiving a full linear address of an instruction and reducing a size of the full linear address to obtain a reduced linear address. A data block can be retrieved from a data array if the reduced linear address corresponds to a tag in a tag array, where the tag array is associated with the data array. The reduced linear address enables the tag array to either be smaller in size or achieve enhanced performance. The data array may be a prediction array of a branch predictor or a cache array of a cache.

    摘要翻译： 处理地址的系统和方法提供用于接收指令的完整线性地址并减小全线性地址的大小以获得减小的线性地址。 如果减少的线性地址对应于标签阵列中的标签，其中标签阵列与数据阵列相关联，则可以从数据阵列检索数据块。 缩小的线性地址可使标签阵列的尺寸更小或实现增强的性能。 数据阵列可以是高速缓存的分支预测器或高速缓存阵列的预测阵列。