利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

173 条记录 (耗时 0.041 秒)

    Dynamic impedance compensation circuit and method
    61.
    发明授权
    Dynamic impedance compensation circuit and method 有权
    动态阻抗补偿电路及方法

    公开(公告)号：US07227376B2

    公开(公告)日：2007-06-05

    申请号：US10982485

    申请日：2004-11-05

    申请人： Sagheer Ahmad ,  Lin Chen ,  Sam Huynh ,  Shu-Shia Chow ,  Joe Macri

    发明人： Sagheer Ahmad ,  Lin Chen ,  Sam Huynh ,  Shu-Shia Chow ,  Joe Macri

    IPC分类号： H03K17/16 ,  H03K19/003

    CPC分类号： H03K19/0005

    摘要： An impedance compensation circuit generates per-group pull-up impedance information and per-group pull-down impedance information to calibrate a plurality of input/output pads and dynamically updates impedance information on a per channel basis. A group refers to a group of I/O pads having similar output drive strengths in a channel. A channel refers to all I/O pads, which collectively provide a bus interface to an external device. For example, all the I/O pads interfacing with a memory module may be grouped into a channel, and address I/O pads in a channel may be arranged into a “group.” Memory I/O pads may be grouped together into a channel since memory interface pads have input/output characteristics that may be different from those of other types of I/O pads in the chip. According to one embodiment, per-group programmable offset information provides calibration information that may be different for each group in each channel.

    摘要翻译： 阻抗补偿电路产生每组上拉阻抗信息和每组下拉阻抗信息以校准多个输入/输出焊盘，并基于每个通道动态地更新阻抗信息。 组是指在通道中具有相似输出驱动强度的一组I / O焊盘。 一个通道是指所有的I / O焊盘，它们共同地为外部设备提供总线接口。 例如，与存储器模块接口的所有I / O焊盘可以分组成通道，并且通道中的地址I / O焊盘可以被布置成“组”。 存储器I / O焊盘可以被组合在一起成为通道，因为存储器接口焊盘具有与芯片中的其它类型的I / O焊盘的输入/输出特性不同的输入/输出特性。 根据一个实施例，每组可编程偏移信息提供对于每个通道中的每个组可以不同的校准信息。

    Error detection in high-speed asymmetric interfaces utilizing dedicated interface lines
    62.
    发明申请
    Error detection in high-speed asymmetric interfaces utilizing dedicated interface lines 有权
    使用专用接口线路的高速非对称接口中的错误检测

    公开(公告)号：US20070104327A1

    公开(公告)日：2007-05-10

    申请号：US11595619

    申请日：2006-11-09

    申请人： Joseph Macri ,  Stephen Morein ,  Claude Gauthier ,  Ming-Ju Lee ,  Lin Chen

    发明人： Joseph Macri ,  Stephen Morein ,  Claude Gauthier ,  Ming-Ju Lee ,  Lin Chen

    IPC分类号： H04N7/167

    CPC分类号： H04L1/0045 ,  G06F11/08 ,  G06F11/10 ,  H04L1/0061 ,  H04L2001/0094

    摘要： A system and method for detecting errors in high-speed asymmetric interfaces are described. Embodiments include transmitting digital data between a first system component and a second system component over a bidirectional interface, wherein the first component is significantly more intelligent than the second component. The first component receives a signature from the second component over a line of the interface concurrent with READ and WRITE operations over the interface. The latency associated with transmission of a signature from the second component to the first component is the time taken for the second component to compute a signature. The signature received is compared to a signature stored by the first component. Both signatures correspond to a particular READ or WRITE command. Based on the comparison, the first component determines whether the READ or WRITE operation was successful, and directs the second component as necessary.

    摘要翻译： 描述了用于检测高速非对称接口中的错误的系统和方法。 实施例包括通过双向接口在第一系统组件和第二系统组件之间传输数字数据，其中第一组件比第二组件明显更智能。 第一个组件通过接口的READ和WRITE操作同时从一个接口的一行接收第二个组件的签名。 与从第二组件到第一组件的签名传输相关联的延迟是第二组件计算签名所花费的时间。 所接收的签名与由第一组件存储的签名进行比较。 两个签名对应于特定的READ或WRITE命令。 基于比较，第一个组件确定READ或WRITE操作是否成功，并根据需要指示第二个组件。

    Asymmetrical IO method and system
    63.
    发明申请
    Asymmetrical IO method and system 有权
    非对称IO方法和系统

    公开(公告)号：US20070067660A1

    公开(公告)日：2007-03-22

    申请号：US11231078

    申请日：2005-09-19

    申请人： Stephen Morein ,  Joseph Macri ,  Claude Gauthier ,  Ming-Ju Lee ,  Lin Chen

    发明人： Stephen Morein ,  Joseph Macri ,  Claude Gauthier ,  Ming-Ju Lee ,  Lin Chen

    IPC分类号： G06F1/12

    CPC分类号： H04L7/02 ,  H04L7/0025 ,  H04L7/0091

    摘要： An asymmetrical IO method and system are described. In one embodiment, a host device includes shared resources for data synchronization of the host device and a client device. The shared resources include a shared phase interpolator. In an embodiment, data lines between the host and client are also used to transmit phase information from the client device to the host device, obviating the need for additional, dedicated lines or pins.

    摘要翻译： 描述了非对称IO方法和系统。 在一个实施例中，主机设备包括用于主机设备和客户端设备的数据同步的共享资源。 共享资源包括一个共享相位内插器。 在一个实施例中，主机和客户机之间的数据线也用于将相位信息从客户端设备发送到主机设备，从而避免了对额外的专用线或引脚的需要。

    Methods and apparatus for transmitting and receiving data signals
    64.
    发明申请
    Methods and apparatus for transmitting and receiving data signals 审中-公开
    用于发送和接收数据信号的方法和装置

    公开(公告)号：US20060115016A1

    公开(公告)日：2006-06-01

    申请号：US10987747

    申请日：2004-11-12

    申请人： Lin Chen ,  Sam Huynh ,  Joe Macri

    发明人： Lin Chen ,  Sam Huynh ,  Joe Macri

    IPC分类号： H04L27/20

    CPC分类号： G11C7/1078 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1066 ,  G11C7/1084 ,  G11C2207/2254

    摘要： Methods and apparatus for transmitting and receiving data in a memory interface are disclosed. The apparatus include a programmable transceiver having a variable duty cycle control, with the transceiver having at least one of a programmable variable duty cycle receiver and a programmable variable duty cycle transmitter. The receiver and the transmitter are both responsive to variable duty cycle control data and operate to vary a duty cycle of one of incoming and outgoing data. By providing programmability to the data duty cycle, the transceiver can optimally accommodate different memory device standards.

    摘要翻译： 公开了在存储器接口中发送和接收数据的方法和装置。 该装置包括具有可变占空比控制的可编程收发器，该收发器具有可编程可变占空比接收器和可编程可变占空比发射器中的至少一个。 接收器和发射器都响应于可变占空比控制数据，并且操作以改变输入和输出数据之一的占空比。 通过提供数据占空比的可编程性，收发器可以最佳地适应不同的存储器设备标准。