公开(公告)号：US20100111331A1

公开(公告)日：2010-05-06

申请号：US12685884

申请日：2010-01-12

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H03F99/00 ,  H03F3/217

CPC分类号： H03F3/2173 ,  H03F3/217 ,  H03F2200/421 ,  H03F2200/78

摘要： A Class D amplifier includes a ramp generator configured to generate a first signal and a second signal. Each of the first signal and the second signal oscillate between a minimum value and a maximum value. A signal generator is configured to receive an input signal, the first signal and the second signal. The input signal has a value that is between the minimum value and the maximum value. A signal generator is configured to generate a third signal and a fourth signal. The third signal is generated based on each of the first signal and the second signal transitioning from a value above the value of the input signal to a value below the value of the input signal. The fourth signal is generated based on each of the first signal and the second signal transitioning from a value below the value of the input signal to a value above the value of the input signal. An output stage is configured to drive a load based on the third signal and the fourth signal.

摘要翻译： D类放大器包括被配置为产生第一信号和第二信号的斜坡发生器。 第一信号和第二信号中的每一个在最小值和最大值之间振荡。 信号发生器被配置为接收输入信号，第一信号和第二信号。 输入信号具有在最小值和最大值之间的值。 信号发生器被配置为产生第三信号和第四信号。 第三信号是基于第一信号和第二信号中的每一个从从输入信号的值之上的值转换到低于输入信号的值的值来生成的。 第四信号基于第一信号和第二信号中的每一个从低于输入信号值的值转换到高于输入信号值的值来产生。 输出级被配置为基于第三信号和第四信号来驱动负载。

公开(公告)号：US07696732B2

公开(公告)日：2010-04-13

申请号：US12355877

申请日：2009-01-19

申请人： Sehat Sutardja ,  Runsheng He

发明人： Sehat Sutardja ,  Runsheng He

IPC分类号： G05F1/652 ,  G05F1/656

CPC分类号： H02M3/1584 ,  H02M3/157

摘要： An output regulator includes a plurality of switch arrays. A controller enables selected ones of the plurality of switch arrays in response to a sense signal. The sense signal is based on an output of the output regulator. The controller generates drive signals to control the selected ones of the plurality of switch arrays. The controller adjusts first selected pulses in an output phase of the selected ones of the plurality of switch arrays based on a first pulse width. The controller adjusts second selected pulses in the output phase of the selected ones of the plurality of switch arrays based on a second pulse width greater than or less than the first pulse width.

摘要翻译： 输出调节器包括多个开关阵列。 控制器响应于感测信号使得多个开关阵列中的选定的开关阵列。 感测信号基于输出调节器的输出。 控制器产生驱动信号以控制多个开关阵列中的选定的开关阵列。 控制器基于第一脉冲宽度来调整多个开关阵列中选定的开关阵列的输出相位中的第一选定脉冲。 控制器基于大于或小于第一脉冲宽度的第二脉冲宽度来调节多个开关阵列中选定的开关阵列的输出相位中的第二选定脉冲。

公开(公告)号：US20100074310A1

公开(公告)日：2010-03-25

申请号：US12581415

申请日：2009-10-19

申请人： Pierte Roo ,  Sehat Sutardja

发明人： Pierte Roo ,  Sehat Sutardja

IPC分类号： H04B1/38 ,  H04B1/10

CPC分类号： H04L1/0041 ,  H04B1/581 ,  H04B3/23 ,  H04B3/32

摘要： A system includes a transceiver configured to receive a composite signal. The composite signal is a composite of a transmit signal and a receive signal. A replica transmitter is configured to generate a replica transmit signal based on the transmit signal. A transmit canceller is configured to recover the receive signal at least in part by resistively summing the composite signal and the replica transmit signal.

摘要翻译： 系统包括被配置为接收复合信号的收发器。 复合信号是发射信号和接收信号的组合。 复制发射机被配置为基于发射信号生成复制发射信号。 发送消除器被配置为至少部分地通过对复合信号和复制发送信号进行电阻求和来恢复接收信号。

公开(公告)号：US20100073083A1

公开(公告)日：2010-03-25

申请号：US12627432

申请日：2009-11-30

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H03F3/45

CPC分类号： H03F1/34 ,  H03F1/08 ,  H03F3/08 ,  H03F3/45179 ,  H03F3/45475 ,  H03F3/45928 ,  H03F2200/331 ,  H03F2200/36 ,  H03F2203/45528 ,  H03F2203/45531 ,  H03F2203/45652

摘要： A nested transimpedance amplifier circuit includes a first-order nested transimpedance amplifier having an input and an output. The first-order nested transimpedance amplifier is configured to be powered by a first voltage. A charge pump module is configured to receive the first voltage and a second voltage. The second voltage is different from the first voltage. The charge pump module generates a third voltage based on the first voltage and the second voltage. A first operational amplifier has an input and an output. The input of the first operational amplifier communicates with the output of the zero-order transimpedance amplifier, and the first operational amplifier is configured to be powered by the third voltage.

摘要翻译： 嵌套跨阻抗放大器电路包括具有输入和输出的一阶嵌套跨阻抗放大器。 一阶嵌套跨阻抗放大器被配置为由第一电压供电。 电荷泵模块被配置为接收第一电压和第二电压。 第二电压与第一电压不同。 电荷泵模块基于第一电压和第二电压产生第三电压。 第一运算放大器具有输入和输出。 第一运算放大器的输入与零级跨阻抗放大器的输出通信，并且第一运算放大器被配置为由第三电压供电。

公开(公告)号：US07652338B2

公开(公告)日：2010-01-26

申请号：US11586471

申请日：2006-10-25

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H01L27/088

CPC分类号： H01L29/0692 ,  H01L21/76816 ,  H01L21/76838 ,  H01L21/76895 ,  H01L21/823418 ,  H01L21/823437 ,  H01L27/0203 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/105 ,  H01L29/0696 ,  H01L29/41758 ,  H01L29/4238 ,  H01L29/78 ,  H01L29/7816

摘要： An integrated circuit comprises first and second drain regions have a generally rectangular shape. First, second and third source regions have a generally rectangular shape, wherein the first source region is arranged between first sides of the first and second drain regions and the second and third source regions are arranged adjacent to second sides of the first and second drain regions. Fourth and fifth source regions, wherein the fourth source region is arranged adjacent to third sides of the first and second drain regions and wherein the fifth source region is arranged adjacent to fourth sides of the first and second drain regions. A gate region is arranged between the first, second, third, fourth and fifth source regions and the first and second drain regions. First and second drain contacts that are arranged in the first and second drain regions.

摘要翻译： 集成电路包括具有大致矩形形状的第一和第二漏极区域。 首先，第二和第三源极区域具有大致矩形形状，其中第一源极区域布置在第一和第二漏极区域的第一侧之间，并且第二和第三源极区域邻近第一和第二漏极区域的第二侧布置 。 第四和第五源极区域，其中第四源极区域被布置成与第一和第二漏极区域的第三侧相邻，并且其中第五源极区域被布置成与第一和第二漏极区域的第四侧相邻。 栅极区域布置在第一，第二，第三，第四和第五源极区域以及第一和第二漏极区域之间。 布置在第一和第二漏极区域中的第一和第二漏极接触。

公开(公告)号：US20100011159A1

公开(公告)日：2010-01-14

申请号：US12501728

申请日：2009-07-13

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F12/0246 ,  G06F12/023 ,  Y02D10/13

摘要： A mobile device includes a system-on-chip (SOC) that includes a mobile device control module, a solid state disk (SSD) control module, and a random access memory (RAM) control module. The mobile device control module executes application programs for the mobile device. The solid-state disk (SSD) control module controls SSD operations. The RAM control module communicates with the mobile device control module and the SSD control module and stores both SSD-related data and mobile device-related data in a single RAM.

摘要翻译： 移动设备包括片上系统（SOC），其包括移动设备控制模块，固态盘（SSD）控制模块和随机存取存储器（RAM）控制模块）。 移动设备控制模块执行移动设备的应用程序。 固态盘（SSD）控制模块控制SSD操作。 RAM控制模块与移动设备控制模块和SSD控制模块进行通信，并将SSD相关数据和移动设备相关数据存储在单个RAM中。

公开(公告)号：US07634615B2

公开(公告)日：2009-12-15

申请号：US10865368

申请日：2004-06-10

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G11B19/00 ,  G06F1/3221 ,  G06F1/3268 ,  G06F12/08 ,  G06F12/0866 ,  G06F12/123 ,  Y02D10/154 ,  Y02D50/20

摘要： Various types of data storage systems employ low power disk drives to cache data to/from high power disk drives to reduce power consumption and access times.

摘要翻译： 各种类型的数据存储系统使用低功率磁盘驱动器将数据高速缓存到高功率磁盘驱动器以降低功耗和访问时间。

公开(公告)号：US20090250751A1

公开(公告)日：2009-10-08

申请号：US12337059

申请日：2008-12-17

申请人： Sehat Sutardja ,  Ravishanker Krishnamoorthy

发明人： Sehat Sutardja ,  Ravishanker Krishnamoorthy

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/41725 ,  H01L29/4238 ,  H01L29/7816

摘要： Some of the embodiments of the present disclosure provide a metal oxide semiconductor (MOS) device comprising a drain region, a gate region surrounding the drain region and formed in a loop around the drain region, a plurality of source regions arranged around the gate region, wherein each source region is situated across from a corresponding side of the drain region, and a plurality of bulk regions arranged around the gate region, wherein one or more of the plurality of source regions separate one or more of the plurality of bulk regions from the gate region. Other embodiments are also described and claimed.

摘要翻译： 本公开的一些实施例提供一种金属氧化物半导体（MOS）器件，其包括漏极区域，围绕漏极区域并围绕漏极区域形成的环路的栅极区域，围绕栅极区域布置的多个源极区域， 其中每个源极区域位于所述漏极区域的对应侧两侧，以及围绕所述栅极区域布置的多个主体区域，其中所述多个源极区域中的一个或多个将所述多个体区域中的一个或多个与所述多个区域 门区域。 还描述和要求保护其他实施例。

公开(公告)号：US07584236B1

公开(公告)日：2009-09-01

申请号：US11501185

申请日：2006-08-08

申请人： Yat-Tung Lam ,  Sehat Sutardja

发明人： Yat-Tung Lam ,  Sehat Sutardja

IPC分类号： G06F17/10

CPC分类号： H03H17/0248 ,  H03H17/0009 ,  H03H17/06 ,  H04B3/23

摘要： A finite impulse response (FIR) filter includes a coefficient generator that generates M coefficients, where M is an integer greater than one, M storage elements each storing one of the M coefficients, and a bus. A selector circuit selectively connects the coefficient generator to the M storage elements one at a time via the bus to update the coefficients of the M storage elements.

摘要翻译： 有限脉冲响应（FIR）滤波器包括产生M个系数的系数发生器，其中M是大于1的整数，每个存储M个系数之一的M个存储元件和一个总线。 选择器电路经由总线一次选择性地将系数发生器连接到M个存储元件，以更新M个存储元件的系数。

公开(公告)号：US07579822B1

公开(公告)日：2009-08-25

申请号：US11334030

申请日：2006-01-18

申请人： Sehat Sutardja ,  Jiancheng Zhang

发明人： Sehat Sutardja ,  Jiancheng Zhang

IPC分类号： G05F3/16

CPC分类号： G05F3/30

摘要： A band gap voltage reference circuit comprises a first band gap (BG) circuit that generates a first BG voltage potential. A second BG circuit includes a variable resistance and outputs a second BG voltage potential that is related to a value of said variable resistance. A calibration circuit communicates with said first and second BG circuits, adjusts said variable resistance based on said first BG voltage potential and said second BG voltage potential, and selectively shuts down said first BG circuit.

摘要翻译： 带隙电压参考电路包括产生第一BG电压电位的第一带隙（BG）电路。 第二BG电路包括可变电阻并输出与所述可变电阻的值相关的第二BG电压电位。 校准电路与所述第一和第二BG电路通信，基于所述第一BG电压电位和所述第二BG电压电位来调整所述可变电阻，并且选择性地关闭所述第一BG电路。