公开(公告)号：US09548378B2

公开(公告)日：2017-01-17

申请号：US13369856

申请日：2012-02-09

申请人： Stephan Kronholz ,  Nadja Zakowsky ,  Yew Tuck Chow

发明人： Stephan Kronholz ,  Nadja Zakowsky ,  Yew Tuck Chow

IPC分类号： H01L21/20 ,  H01L29/66 ,  H01L29/78 ,  H01L29/10 ,  H01L21/02

CPC分类号： H01L29/66651 ,  H01L21/02035 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02617 ,  H01L29/1054 ,  H01L29/7833

摘要： A method for forming field effect transistors (FETs) in a multiple wafers per batch epi-reactor includes, providing substrates having therein at least one semiconductor (SC) region with a substantially flat outer surface, modifying such substantially flat outer surface to form a convex-outward curved surface, forming an epitaxial semiconductor layer on the curved surface, and incorporating the epitaxial layer in a field effect transistor formed on the substrate. Where the SC region is of silicon, the epitaxial layer can include silicon-germanium. In a preferred embodiment, the epi-layer forms part of the FET channel. Because of the convex-outward curved surface, the epi-layer grown thereon has much more uniform thickness even when formed in a high volume reactor holding as many as 100 or more substrates per batch. FETs with much more uniform properties are obtained, thereby greatly increasing the manufacturing yield and reducing the cost.

摘要翻译： 在每个批处理反应器的多个晶片中形成场效应晶体管（FET）的方法包括：在其中提供具有至少一个具有基本上平坦的外表面的至少一个半导体（SC）区域的衬底，修改该基本平坦的外表面以形成凸 在曲面上形成外延半导体层，并且在形成在基板上的场效应晶体管中并入外延层。 当SC区域是硅时，外延层可以包括硅 - 锗。 在优选实施例中，外延层形成FET通道的一部分。 由于凸向外弯曲的表面，即使在每批容纳多达100个或更多个基底的高体积反应器中形成时，其上生长的外延层也具有更均匀的厚度。 获得具有更均匀性能的FET，从而大大提高制造成品率并降低成本。

公开(公告)号：US08748275B2

公开(公告)日：2014-06-10

申请号：US13191993

申请日：2011-07-27

申请人： Hans-Juergen Thees ,  Stephan Kronholz ,  Maciej Wiatr

发明人： Hans-Juergen Thees ,  Stephan Kronholz ,  Maciej Wiatr

IPC分类号： H01L21/76

CPC分类号： H01L21/823807 ,  H01L21/76232 ,  H01L21/823878

摘要： In sophisticated semiconductor devices, a semiconductor alloy, such as a threshold adjusting semiconductor material in the form of silicon/germanium, may be provided in an early manufacturing stage selectively in certain active regions, wherein a pronounced degree of recessing and material loss, in particular in isolation regions, may be avoided by providing a protective material layer selectively above the isolation regions. For example, in some illustrative embodiments, a silicon material may be selectively deposited on the isolation regions.

摘要翻译： 在复杂的半导体器件中，半导体合金，例如硅/锗形式的阈值调节半导体材料，可以在早期制造阶段中选择性地在某些活性区域中提供，其中明显的凹陷程度和材料损失 在隔离区域中，可以通过在隔离区域上选择性地提供保护材料层来避免。 例如，在一些说明性实施例中，硅材料可以选择性地沉积在隔离区域上。

公开(公告)号：US08722479B2

公开(公告)日：2014-05-13

申请号：US13115270

申请日：2011-05-25

申请人： Hans-Juergen Thees ,  Stephan Kronholz ,  Joerg Radecker

发明人： Hans-Juergen Thees ,  Stephan Kronholz ,  Joerg Radecker

IPC分类号： H01L21/76

CPC分类号： H01L21/823878 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/84 ,  H01L27/10894 ,  H01L27/1203

摘要： Generally, the present disclosure is directed to a method of at least reducing unwanted erosion of isolation structures of a semiconductor device during fabrication. One illustrative method disclosed includes forming an isolation structure in a semiconducting substrate and forming a conductive protection ring above plurality isolation structure.

摘要翻译： 通常，本公开涉及一种在制造期间至少减少半导体器件的隔离结构的不希望的侵蚀的方法。 所公开的一种说明性方法包括在半导体衬底中形成隔离结构，并在多个隔离结构之上形成导电保护环。

公开(公告)号：US08673668B2

公开(公告)日：2014-03-18

申请号：US12965341

申请日：2010-12-10

申请人： Stephan Kronholz ,  Maciej Wiatr ,  Rainer Giedigkeit

发明人： Stephan Kronholz ,  Maciej Wiatr ,  Rainer Giedigkeit

IPC分类号： H01L21/00

CPC分类号： H01L22/12 ,  H01L21/823807 ,  H01L21/823814 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

摘要： When forming critical threshold adjusting semiconductor alloys and/or strain-inducing embedded semiconductor materials in sophisticated semiconductor devices, at least the corresponding etch processes may be monitored efficiently on the basis of mechanically gathered profile measurement data by providing an appropriately designed test structure. Consequently, sophisticated process sequences performed on bulk semiconductor devices may be efficiently monitored and/or controlled by means of the mechanically obtained profile measurement data without significant delay. For example, superior uniformity upon providing a threshold adjusting semiconductor alloy in sophisticated high-k metal gate electrode structures for non-SOI devices may be achieved.

摘要翻译： 当在复杂的半导体器件中形成临界阈值调节半导体合金和/或应变诱导嵌入式半导体材料时，可以通过提供适当设计的测试结构，基于机械收集的轮廓测量数据来有效地监测至少相应的蚀刻工艺。 因此，可以通过机械获得的轮廓测量数据有效地监视和/或控制在体半导体器件上执行的复杂工艺序列而没有显着的延迟。 例如，可以实现在用于非SOI器件的复杂高k金属栅极电极结构中提供阈值调节半导体合金时的均匀性。

公开(公告)号：US20130316511A1

公开(公告)日：2013-11-28

申请号：US13478519

申请日：2012-05-23

申请人： Markus Lenski ,  Stephan Kronholz ,  Nadja Zakowsky

发明人： Markus Lenski ,  Stephan Kronholz ,  Nadja Zakowsky

IPC分类号： H01L21/336

CPC分类号： H01L21/02057 ,  H01L21/0209 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823857 ,  H01L29/51 ,  H01L29/66636 ,  H01L29/7848

摘要： When forming sophisticated transistors on the basis of a high-k metal gate electrode structure and a strain-inducing semiconductor alloy, a superior wet cleaning process strategy is applied after forming cavities in order to reduce undue modification of sensitive gate materials, such as high-k dielectric materials, metal-containing electrode materials and the like, and modification of a threshold voltage adjusting semiconductor alloy. Thus, the pronounced dependence of the threshold voltage of transistors of different width may be significantly reduced compared to conventional strategies.

摘要翻译： 当在高k金属栅电极结构和应变诱导半导体合金的基础上形成复杂的晶体管时，在形成空腔之后应用优良的湿式清洗工艺策略，以减少敏感栅极材料的过度修改， k电介质材料，含金属的电极材料等，以及阈值电压调整用半导体合金的变形例。 因此，与常规策略相比，不同宽度的晶体管的阈值电压的显着依赖性可以显着降低。

公开(公告)号：US20130221478A1

公开(公告)日：2013-08-29

申请号：US13405713

申请日：2012-02-27

申请人： Stephan Kronholz ,  Jorg Radecker ,  Hans-Juergen Thees ,  Peter Javorka

发明人： Stephan Kronholz ,  Jorg Radecker ,  Hans-Juergen Thees ,  Peter Javorka

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76232

摘要： Disclosed herein are various methods of forming isolation structures, such as trench isolation structures, for semiconductor devices using a spin-on glass material or a flowable oxide material. In one example, the method includes forming a trench in a semiconducting substrate, forming a lower isolation structure comprised of an insulating material in at least the trench, wherein the lower isolation structure has an upper surface that is below an upper surface of the substrate, and forming an upper isolation structure above the lower isolation structure, wherein a portion of the upper isolation structure is positioned within the trench.

摘要翻译： 本文公开了用于使用旋涂玻璃材料或可流动氧化物材料的半导体器件形成隔离结构（例如沟槽隔离结构）的各种方法。 在一个示例中，该方法包括在半导体衬底中形成沟槽，在至少沟槽中形成由绝缘材料构成的下隔离结构，其中下隔离结构具有位于衬底上表面下方的上表面， 以及在所述下隔离结构之上形成上隔离结构，其中所述上隔离结构的一部分位于所述沟槽内。

公开(公告)号：US08518784B2

公开(公告)日：2013-08-27

申请号：US12648744

申请日：2009-12-29

申请人： Stephan Kronholz ,  Thorsten Kammler ,  Gunda Beernink ,  Carsten Reichel

发明人： Stephan Kronholz ,  Thorsten Kammler ,  Gunda Beernink ,  Carsten Reichel

IPC分类号： H01L21/336

CPC分类号： H01L29/161 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

摘要： The threshold voltage of a sophisticated transistor may be adjusted by providing a specifically designed semiconductor alloy in the channel region of the transistor, wherein a negative effect of this semiconductor material with respect to inducing a strain component in the channel region may be reduced or over-compensated for by additionally incorporating a strain-adjusting species. For example, a carbon species may be incorporated in the channel region, the threshold voltage of which may be adjusted on the basis of a silicon/germanium alloy of a P-channel transistor. Consequently, sophisticated metal gate electrodes may be formed in an early manufacturing stage.

摘要翻译： 可以通过在晶体管的沟道区域中提供特别设计的半导体合金来调整复杂晶体管的阈值电压，其中该半导体材料相对于在沟道区域中诱导应变分量的负面影响可以被减小或过量， 通过另外结合应变调节物种来补偿。 例如，可以在沟道区域中引入碳物质，其阈值电压可以基于P沟道晶体管的硅/锗合金来调节。 因此，可以在早期制造阶段形成复杂的金属栅电极。

公开(公告)号：US08513080B2

公开(公告)日：2013-08-20

申请号：US13237265

申请日：2011-09-20

申请人： Stephan Kronholz ,  Berthold Reimes ,  Richard Carter ,  Fernando Koch ,  Gisela Schammler

发明人： Stephan Kronholz ,  Berthold Reimes ,  Richard Carter ,  Fernando Koch ,  Gisela Schammler

IPC分类号： H01L21/336

CPC分类号： H01L21/28 ,  H01L21/8234

摘要： In sophisticated approaches for forming high-k metal gate electrode structures in an early manufacturing stage, a threshold adjusting semiconductor alloy may be deposited on the basis of a selective epitaxial growth process without affecting the back side of the substrates. Consequently, any negative effects, such as contamination of substrates and process tools, reduced surface quality of the back side and the like, may be suppressed or reduced by providing a mask material and preserving the material at least during the selective epitaxial growth process.

摘要翻译： 在用于在早期制造阶段形成高k金属栅电极结构的复杂方法中，可以在选择性外延生长工艺的基础上沉积阈值调节半导体合金，而不会影响衬底的背面。 因此，至少在选择性外延生长过程中，可以通过提供掩模材料和保存材料来抑制或减少背面等的任何负面影响，例如衬底和工艺工具的污染，降低表面质量等。

公开(公告)号：US20130203244A1

公开(公告)日：2013-08-08

申请号：US13368055

申请日：2012-02-07

申请人： Joanna Wasyluk ,  Stephan Kronholz ,  Yew-Tuck Chow ,  Richard J. Carter ,  Berthold Reimer ,  Kai Tern Sih

发明人： Joanna Wasyluk ,  Stephan Kronholz ,  Yew-Tuck Chow ,  Richard J. Carter ,  Berthold Reimer ,  Kai Tern Sih

IPC分类号： H01L21/20

CPC分类号： H01L21/30604 ,  H01L21/76232 ,  H01L21/823807 ,  H01L21/823878

摘要： A method for fabricating an integrated circuit is disclosed that includes, in accordance with an embodiment, providing an integrated circuit comprising a p-type field effect transistor (pFET), recessing a surface region of the pFET using an ammonia-hydrogen peroxide-water (APM) solution to form a recessed pFET surface region, and depositing a silicon-based material channel on the recessed pFET surface region.

摘要翻译： 公开了一种用于制造集成电路的方法，其包括根据实施例提供包括p型场效应晶体管（pFET）的集成电路，使用氨 - 过氧化氢 - 水（pFET）凹陷pFET的表面区域 APM）溶液以形成凹陷的pFET表面区域，以及在凹陷的pFET表面区域上沉积硅基材料通道。

公开(公告)号：US08486768B2

公开(公告)日：2013-07-16

申请号：US13114116

申请日：2011-05-24

申请人： Andreas Kurz ,  Stephan Kronholz

发明人： Andreas Kurz ,  Stephan Kronholz

IPC分类号： H01L21/82

CPC分类号： H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a complex semiconductor device, electronic fuses may be formed in the active semiconductor material by using a semiconductor material of reduced heat conductivity selectively in the fuse body, wherein, in some illustrative embodiments, the fuse body may be delineated by a non-silicided semiconductor base material.

摘要翻译： 在复杂的半导体器件中，可以通过在熔丝体中选择性地使用具有降低的热传导率的半导体材料，在有源半导体材料中形成电子熔丝，其中在一些说明性实施例中，熔丝体可以由非硅化半导体 基材。