公开(公告)号：US20100140694A1

公开(公告)日：2010-06-10

申请号：US12692271

申请日：2010-01-22

申请人： Shanghui Larry Tu ,  Gordon M. Grivna

发明人： Shanghui Larry Tu ,  Gordon M. Grivna

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734

摘要： In one embodiment, a semiconductor device is formed having sub-surface charge compensation regions in proximity to channel regions of the device. The charge compensation trenches comprise at least two opposite conductivity type semiconductor layers. A channel connecting region electrically couples the channel region to one of the at least two opposite conductivity type semiconductor layers.

摘要翻译： 在一个实施例中，形成半导体器件，其具有靠近器件沟道区的子表面电荷补偿区域。 电荷补偿沟槽包括至少两个相反的导电型半导体层。 沟道连接区域将沟道区域电耦合到所述至少两个相反导电型半导体层中的一个。

公开(公告)号：US07666751B2

公开(公告)日：2010-02-23

申请号：US11859638

申请日：2007-09-21

申请人： David D. Marreiro ,  Sudhama C. Shastri ,  Gordon M. Grivna ,  Earl D. Fuchs

发明人： David D. Marreiro ,  Sudhama C. Shastri ,  Gordon M. Grivna ,  Earl D. Fuchs

IPC分类号： H01L21/20

CPC分类号： H01L27/0814 ,  H01L29/8618 ,  H01L29/93 ,  Y10S438/963 ,  Y10S438/983

摘要： In one embodiment, high doped semiconductor channels are formed in a semiconductor region of an opposite conductivity type to increase the capacitance of the device.

摘要翻译： 在一个实施例中，高掺杂半导体沟道形成在相反导电类型的半导体区域中以增加器件的电容。

公开(公告)号：US07638385B2

公开(公告)日：2009-12-29

申请号：US11119106

申请日：2005-05-02

申请人： Gordon M. Grivna ,  Peter J. Zdebel ,  Diann Dow

发明人： Gordon M. Grivna ,  Peter J. Zdebel ,  Diann Dow

IPC分类号： H01L21/8238 ,  H01L21/8249

CPC分类号： H01L21/8249 ,  H01L27/0623 ,  H01L27/0635 ,  H01L27/0676

摘要： A method of forming a semiconductor device includes forming isolation trenches that are used to isolate some of the electrical elements such as transistors, diodes, capacitors, or resistors on a semiconductor die from other elements on the semiconductor die.

摘要翻译： 形成半导体器件的方法包括形成隔离沟槽，用于将半导体管芯上的诸如晶体管，二极管，电容器或电阻器的电气元件中的一些电元件与半导体管芯上的其它元件隔离。

公开(公告)号：US20090079032A1

公开(公告)日：2009-03-26

申请号：US11859638

申请日：2007-09-21

申请人： David D. Marreiro ,  Sudhama C. Shastri ,  Gordon M. Grivna ,  Earl D. Fuchs

发明人： David D. Marreiro ,  Sudhama C. Shastri ,  Gordon M. Grivna ,  Earl D. Fuchs

IPC分类号： H01L29/93 ,  H01L21/20

CPC分类号： H01L27/0814 ,  H01L29/8618 ,  H01L29/93 ,  Y10S438/963 ,  Y10S438/983

摘要： In one embodiment, high doped semiconductor channels are formed in a semiconductor region of an opposite conductivity type to increase the capacitance of the device.

摘要翻译： 在一个实施例中，高掺杂半导体沟道形成在相反导电类型的半导体区域中以增加器件的电容。

公开(公告)号：US20090079001A1

公开(公告)日：2009-03-26

申请号：US11859624

申请日：2007-09-21

申请人： Ali Salih ,  Mingjiao Liu ,  Sudhama C. Shastri ,  Thomas Keena ,  Gordon M. Grivna ,  John Michael Parsey, JR. ,  Francine Y. Robb ,  Ki Chang

发明人： Ali Salih ,  Mingjiao Liu ,  Sudhama C. Shastri ,  Thomas Keena ,  Gordon M. Grivna ,  John Michael Parsey, JR. ,  Francine Y. Robb ,  Ki Chang

IPC分类号： H01L23/62 ,  H01L21/84

CPC分类号： H01L27/0255 ,  H01L23/60 ,  H01L2924/0002 ,  Y10S438/983 ,  H01L2924/00

摘要： In one embodiment, an ESD device is configured to include a zener diode and a P-N diode.

摘要翻译： 在一个实施例中，ESD器件被配置为包括齐纳二极管和P-N二极管。

公开(公告)号：US20090045440A1

公开(公告)日：2009-02-19

申请号：US11840826

申请日：2007-08-17

申请人： Gordon M. Grivna ,  Francine Y. Robb

发明人： Gordon M. Grivna ,  Francine Y. Robb

IPC分类号： H01L29/94

CPC分类号： H01L29/7813 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/66734 ,  H01L29/7803

摘要： In one embodiment, an MOS transistor is formed with trench gates. The gate structure of the trench gates generally has a first insulator that has a first thickness in one region of the gate and a second thickness in a second region of the gate.

摘要翻译： 在一个实施例中，MOS晶体管形成有沟槽栅极。 沟槽栅极的栅极结构通常具有在栅极的一个区域中具有第一厚度的第一绝缘体，并且在栅极的第二区域中具有第二厚度。

公开(公告)号：US07462550B2

公开(公告)日：2008-12-09

申请号：US11256409

申请日：2005-10-24

申请人： Gordon M. Grivna

发明人： Gordon M. Grivna

IPC分类号： H01L21/76

CPC分类号： H01L29/7813 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66734

摘要： In one embodiment, a trench semiconductor device is formed to have an oxide of a first thickness along the sidewalls of the trench, and to have a greater thickness along at least a portion of a bottom of the trench.

摘要翻译： 在一个实施例中，沟槽半导体器件形成为沿着沟槽的侧壁具有第一厚度的氧化物，并且沿着沟槽的底部的至少一部分具有更大的厚度。

公开(公告)号：US20080081440A1

公开(公告)日：2008-04-03

申请号：US11536249

申请日：2006-09-28

申请人： John M. Parsey, Jr. ,  Gordon M. Grivna ,  Shanghui L. Tu

发明人： John M. Parsey, Jr. ,  Gordon M. Grivna ,  Shanghui L. Tu

IPC分类号： H01L21/322

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66719 ,  H01L29/66727

摘要： In one embodiment, a method of forming a semiconductor device with trench charge compensation structures includes exposing the trench sidewalls to a reduced temperature hydrogen desorption process to enhance the formation of monocrystalline semiconductor layers.

摘要翻译： 在一个实施例中，形成具有沟槽电荷补偿结构的半导体器件的方法包括将沟槽侧壁暴露于降低温度的氢解吸过程以增强单晶半导体层的形成。

公开(公告)号：US07285823B2

公开(公告)日：2007-10-23

申请号：US11057139

申请日：2005-02-15

申请人： Gary H. Loechelt ,  Peter J. Zdebel ,  Gordon M. Grivna

发明人： Gary H. Loechelt ,  Peter J. Zdebel ,  Gordon M. Grivna

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/0646 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41766 ,  H01L29/42376 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/7811

摘要： In one embodiment, a charge compensation region is formed in a body of semiconductor material. A conductive layer is coupled to the charge compensation layer. In a further embodiment, the charge compensation region comprises a trench filled with opposite conductivity type semiconductor layers.

摘要翻译： 在一个实施例中，在半导体材料体中形成电荷补偿区域。 导电层耦合到电荷补偿层。 在另一实施例中，电荷补偿区域包括填充有相反导电型半导体层的沟槽。

公开(公告)号：US07256119B2

公开(公告)日：2007-08-14

申请号：US11132949

申请日：2005-05-20

申请人： Gordon M. Grivna ,  Peter J. Zdebel

发明人： Gordon M. Grivna ,  Peter J. Zdebel

IPC分类号： H01L21/4763

CPC分类号： H01L21/743 ,  H01L21/76286 ,  H01L21/763

摘要： In one embodiment, a pair of sidewall passivated trench contacts is formed in a substrate to provide electrical contact to a sub-surface feature. A doped region is diffused between the pair of sidewall passivated trenches to provide low resistance contacts.

摘要翻译： 在一个实施例中，在衬底中形成一对侧壁钝化沟槽触点以提供与子表面特征的电接触。 掺杂区域在一对侧壁钝化沟槽之间扩散，以提供低电阻触点。