利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

99 条记录 (耗时 0.025 秒)

    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING
    81.
    发明申请
    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING 有权
    双过程数据解码的系统和方法

    公开(公告)号：US20130111289A1

    公开(公告)日：2013-05-02

    申请号：US13284730

    申请日：2011-10-28

    申请人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    发明人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1108 ,  G11B20/1833 ,  G11B2020/185 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1142 ,  H03M13/1171 ,  H03M13/3707 ,  H03M13/451

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括数据解码系统的数据处理系统。 数据解码系统包括数据解码器电路和简化的最大似然值修正电路。 数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。 简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。

    Stochastic Stream Decoding of Binary LDPC Codes
    83.
    发明申请
    Stochastic Stream Decoding of Binary LDPC Codes 有权
    二进制LDPC码的随机流解码

    公开(公告)号：US20130007551A1

    公开(公告)日：2013-01-03

    申请号：US13174537

    申请日：2011-06-30

    申请人： Anantha Raman Krishnan ,  Nenad Miladinovic ,  Yang Han ,  Shaohua Yang

    发明人： Anantha Raman Krishnan ,  Nenad Miladinovic ,  Yang Han ,  Shaohua Yang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1117 ,  H03M13/6577

    摘要： Various embodiments of the present invention provide systems and methods for stochastic stream decoding of binary LDPC codes. For example, a data decoder circuit is discussed that includes a number of variable nodes and check nodes, with serial connections between the variable nodes and the check nodes. The variable nodes are each operable to perform a real-valued computation of a variable node to check node message for each neighboring check node. The check nodes are operable to perform a real-valued computation of a check node to variable node message for each neighboring variable node. The messages are passed iteratively between the variable nodes and the check nodes.

    摘要翻译： 本发明的各种实施例提供了用于二进制LDPC码的随机流解码的系统和方法。 例如，讨论了包括多个可变节点和校验节点的数据解码器电路，其中变量节点和校验节点之间具有串行连接。 变量节点各自可操作以执行变量节点的实值计算，以检查每个相邻校验节点的节点消息。 检查节点可操作用于对每个相邻变量节点执行校验节点对可变节点消息的实值计算。 消息在变量节点和校验节点之间迭代地传递。

    Systems and Methods for Power Monitoring in a Variable Data Processing System
    84.
    发明申请
    Systems and Methods for Power Monitoring in a Variable Data Processing System 审中-公开
    可变数据处理系统中功率监控的系统和方法

    公开(公告)号：US20120330584A1

    公开(公告)日：2012-12-27

    申请号：US13167760

    申请日：2011-06-24

    申请人： Changyou Xu ,  Shaohua Yang ,  Zongwang Li ,  Yang Han

    发明人： Changyou Xu ,  Shaohua Yang ,  Zongwang Li ,  Yang Han

    IPC分类号： G06F19/00

    CPC分类号： G06F1/3221 ,  G06F1/3268 ,  Y02D10/154

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes: a data detector circuit, a data decoder circuit, and a power monitor circuit. The data detector circuit is operable to apply a data detection algorithm to a data input and a decoded output to yield a detected output. The data decoder circuit is operable to apply a data decoding algorithm to the detected output to yield the decoded output. The power monitor circuit is operable to receive a first power status signal from the data detector circuit and a second power status from the data decoder circuit, and to calculate a power usage of a combination of at least the data detector circuit and the data decoder circuit. In such a system, a number of global iterations through a combination of the data decoder circuit and the data detector circuit is variable and both of the first power status signal and the second power status signal varies at least in part as a function of the number of global iterations.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据检测器电路，数据解码器电路和功率监视电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于数据输入和解码输出，以产生检测到的输出。 数据解码器电路可操作以将数据解码算法应用于所检测的输出以产生解码的输出。 功率监控电路可操作以从数据检测器电路接收第一电源状态信号和来自数据解码器电路的第二电源状态，并且计算至少数据检测器电路和数据解码器电路的组合的功率使用 。 在这种系统中，通过数据解码器电路和数据检测器电路的组合的多个全局迭代是可变的，并且第一电力状态信号和第二电力状态信号两者至少部分地作为数字的函数而变化 的全局迭代。

    Frequency-based approach for detection and classification of hard-disc defect regions
    85.
    发明授权
    Frequency-based approach for detection and classification of hard-disc defect regions 有权
    基于频率的硬盘缺陷区域检测和分类方法

    公开(公告)号：US08031420B2

    公开(公告)日：2011-10-04

    申请号：US12707820

    申请日：2010-02-18

    申请人： George Mathew ,  Yang Han ,  Shaohua Yang ,  Zongwang Li ,  Yuan Xing Lee

    发明人： George Mathew ,  Yang Han ,  Shaohua Yang ,  Zongwang Li ,  Yuan Xing Lee

    IPC分类号： G11B27/36 ,  G11B5/02

    CPC分类号： G11B20/1816 ,  G11B19/041 ,  G11B27/36

    摘要： In a hard-disc drive read channel, frequency-based measures are generated at two different data frequencies (e.g., 2T and DC) by applying a transform, such as a discrete Fourier transform (DFT), to signal values, such as ADC or equalizer output values, corresponding to, e.g., a 2T data pattern stored on the hard disc. The frequency-based measures are used to detect defect regions on the hard disc and/or to classify defect regions as being due to either thermal asperity (TA) or drop-out media defect (MD).

    摘要翻译： 在硬盘驱动读取通道中，通过将诸如离散付里叶变换（DFT）之类的变换应用于信号值（例如ADC或ADC），以两个不同的数据频率（例如，2T和DC）生成基于频率的测量 均衡器输出值，对应于例如存储在硬盘上的2T数据模式。 基于频率的测量用于检测硬盘上的缺陷区域和/或将缺陷区域分类为由于热粗糙度（TA）或脱落介质缺陷（MD）引起的。

    Communications system employing local and global interleaving/de-interleaving
    88.
    发明授权
    Communications system employing local and global interleaving/de-interleaving 失效
    采用本地和全局交织/解交织的通信系统

    公开(公告)号：US08402324B2

    公开(公告)日：2013-03-19

    申请号：US12891161

    申请日：2010-09-27

    申请人： Kiran Gunnam ,  Yang Han

    发明人： Kiran Gunnam ,  Yang Han

    IPC分类号： G06F11/00

    CPC分类号： H04L25/03171 ,  H03M13/09 ,  H03M13/1137 ,  H03M13/116 ,  H03M13/2732 ,  H03M13/2792 ,  H03M13/2796 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6561 ,  H03M13/6566 ,  H04L1/0045 ,  H04L1/0057 ,  H04L1/0071

    摘要： In one embodiment, a communications system has a write path and a read path. In the write path, a local/global interleaver interleaves a user data stream, and an error-correction (EC) encoder encodes the user data stream to generate an EC codeword. A local/global de-interleaver de-interleaves the parity bits of the EC codeword, and both the original un-interleaved user data and the de-interleaved parity bits are transmitted via a noisy channel. In the read path, a channel detector recovers channel soft-output values corresponding to the codeword. A local/global interleaver interleaves the channel values, and an EC decoder decodes the interleaved values to recover the original codeword generated in the write path. A de-multiplexer de-multiplexes the user data from the parity bits. Then, a local/global de-interleaver de-interleaves the user data to obtain the original sequence of user data that was originally received at the write path.

    摘要翻译： 在一个实施例中，通信系统具有写入路径和读取路径。 在写入路径中，本地/全局交织器交织用户数据流，并且纠错（EC）编码器对用户数据流进行编码以生成EC码字。 本地/全局解交织器对EC码字的奇偶校验位进行解交织，并且经由噪声信道发送原始未交织的用户数据和去交织的奇偶校验位。 在读取路径中，信道检测器恢复对应于码字的信道软输出值。 本地/全局交织器对信道值进行交织，并且EC解码器解码交织值以恢复在写入路径中生成的原始码字。 解复用器从奇偶校验位解复用用户数据。 然后，本地/全局解交织器对用户数据进行解交织以获得最初在写入路径处接收的用户数据的原始序列。

    Systems and methods for gate aware iterative data processing
    90.
    发明授权
    Systems and methods for gate aware iterative data processing 有权
    门感知迭代数据处理的系统和方法

    公开(公告)号：US09058842B2

    公开(公告)日：2015-06-16

    申请号：US13552403

    申请日：2012-07-18

    申请人： Fan Zhang ,  Yang Han ,  Ming Jin ,  Chung-Li Wang

    发明人： Fan Zhang ,  Yang Han ,  Ming Jin ,  Chung-Li Wang

    IPC分类号： G11C27/00 ,  G11B20/10

    CPC分类号： G11B20/10268 ,  G11B20/10509

    摘要： The present inventions are related to systems and methods for iterative data processing scheduling. In one case a data processing system is disclosed that includes a data detector circuit and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a data set to yield a detected output. The data decoder circuit is operable to repeatedly apply a data decoding algorithm to the detected output to yield a decoded output over a number of passes, where the number of passes is within an allowable number of local iterations selected based at least in part on a read gate signal.

    摘要翻译： 本发明涉及用于迭代数据处理调度的系统和方法。 在一种情况下，公开了一种包括数据检测器电路和数据解码器电路的数据处理系统。 数据检测器电路可操作以将数据检测算法应用于数据集以产生检测到的输出。 数据解码器电路可操作以重复地将数据解码算法应用于检测到的输出，以产生经过多次通过的解码输出，其中通过次数在至少部分基于读取的选择的局部迭代的允许数量之内 门信号。