利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.011 秒)

    Two bits per cell non-volatile memory architecture
    1.
    发明授权
    Two bits per cell non-volatile memory architecture 失效
    每个单元两位非易失性存储器架构

    公开(公告)号：US08081521B2

    公开(公告)日：2011-12-20

    申请号：US12370718

    申请日：2009-02-13

    申请人： Chee T. Chua ,  Kameswara K. Rao ,  Vithal R. Rao ,  Jawji Chen ,  Da-Guang Yu ,  J. Eric Ruetz ,  Stephen Fung

    发明人： Chee T. Chua ,  Kameswara K. Rao ,  Vithal R. Rao ,  Jawji Chen ,  Da-Guang Yu ,  J. Eric Ruetz ,  Stephen Fung

    IPC分类号： G11C7/00

    CPC分类号： G11C16/0441

    摘要： A memory circuit for holding a single binary value. A first bit cell holds one of a logical high value and a logical low value, and a second bit cell also holds one of a logical high value and a logical low value. Circuitry is provided for placing a logical high value in the first bit cell when the binary value in the memory circuit is to be a logical high value, and circuitry is provided for placing a logical high value in the second bit cell when the binary value in the memory circuit is to be a logical low value. In this manner, a logical high value exists within the memory circuit, whether the single binary value within the memory circuit is a logical high value or a logical low value. The difference between the two values of the binary value is which of the two bit cells holds the logical high value. Thus, this memory circuit can be sensed without the use of a sense amplifier.

    摘要翻译： 用于保存单个二进制值的存储器电路。 第一位单元保持逻辑高值和逻辑低值中的一个，并且第二位单元也保持逻辑高值和逻辑低值中的一个。 提供电路，用于当存储器电路中的二进制值为逻辑高值时，将逻辑高值放置在第一位单元中，并且提供电路用于当第二位单元中的二进制值 存储器电路将成为逻辑低电平值。 以这种方式，存储器电路内存在逻辑高值，存储器电路内的单个二进制值是逻辑高值还是逻辑低值。 二进制值的两个值之间的差异是两个位单元中哪一个保持逻辑高值。 因此，可以在不使用读出放大器的情况下感测该存储器电路。

    Two Bits Per Cell Non-Volatile Memory Architecture
    3.
    发明申请
    Two Bits Per Cell Non-Volatile Memory Architecture 失效
    每个单元非易失性存储器架构的两个位

    公开(公告)号：US20100208530A1

    公开(公告)日：2010-08-19

    申请号：US12370718

    申请日：2009-02-13

    申请人： Chee T. Chua ,  Kameswara K. Rao ,  Vithal R. Rao ,  Jawji Chen ,  Da-Guang Yu ,  J. Eric Ruetz ,  Stephen Fung

    发明人： Chee T. Chua ,  Kameswara K. Rao ,  Vithal R. Rao ,  Jawji Chen ,  Da-Guang Yu ,  J. Eric Ruetz ,  Stephen Fung

    IPC分类号： G11C7/00

    CPC分类号： G11C16/0441

    摘要： A memory circuit for holding a single binary value. A first bit cell holds one of a logical high value and a logical low value, and a second bit cell also holds one of a logical high value and a logical low value. Circuitry is provided for placing a logical high value in the first bit cell when the binary value in the memory circuit is to be a logical high value, and circuitry is provided for placing a logical high value in the second bit cell when the binary value in the memory circuit is to be a logical low value. In this manner, a logical high value exists within the memory circuit, whether the single binary value within the memory circuit is a logical high value or a logical low value. The difference between the two values of the binary value is which of the two bit cells holds the logical high value. Thus, this memory circuit can be sensed without the use of a sense amplifier.

    摘要翻译： 用于保存单个二进制值的存储器电路。 第一位单元保持逻辑高值和逻辑低值中的一个，并且第二位单元也保持逻辑高值和逻辑低值中的一个。 提供电路，用于当存储器电路中的二进制值为逻辑高值时，将逻辑高值放置在第一位单元中，并且提供电路用于当第二位单元中的二进制值 存储器电路将成为逻辑低电平值。 以这种方式，存储器电路内存在逻辑高值，存储器电路内的单个二进制值是逻辑高值还是逻辑低值。 二进制值的两个值之间的差异是两个位单元中哪一个保持逻辑高值。 因此，可以在不使用读出放大器的情况下感测该存储器电路。