公开(公告)号：US20120056305A1

公开(公告)日：2012-03-08

申请号：US12874362

申请日：2010-09-02

申请人： Chun-Tsung Kuo ,  Shih-Chang Liu ,  Chia-Shiung Tsai

发明人： Chun-Tsung Kuo ,  Shih-Chang Liu ,  Chia-Shiung Tsai

IPC分类号： H01L29/73 ,  H01L21/331

CPC分类号： H01L29/66242 ,  H01L29/0821 ,  H01L29/66287 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/7371 ,  H01L29/7378

摘要： The present disclosure provides a bipolar junction transistor (BJT) device and methods for manufacturing the BJT device. In an embodiment, the BJT device includes: a semiconductor substrate having a collector region, and a material layer disposed over the semiconductor layer. The material layer has a trench therein that exposes a portion of the collector region. A base structure, spacers, and emitter structure are disposed within the trench of the material layer. Each spacer has a top width and a bottom width, the top width being substantially equal to the bottom width.

摘要翻译： 本公开提供了一种双极结型晶体管（BJT）器件和用于制造BJT器件的方法。 在一个实施例中，BJT器件包括：具有集电极区域和设置在半导体层上的材料层的半导体衬底。 材料层在其中具有暴露出集电极区域的一部分的沟槽。 基底结构，间隔物和发射体结构设置在材料层的沟槽内。 每个间隔物具有顶部宽度和底部宽度，顶部宽度基本上等于底部宽度。

公开(公告)号：US08501572B2

公开(公告)日：2013-08-06

申请号：US12874362

申请日：2010-09-02

申请人： Chun-Tsung Kuo ,  Shih-Chang Liu ,  Chia-Shiung Tsai

发明人： Chun-Tsung Kuo ,  Shih-Chang Liu ,  Chia-Shiung Tsai

IPC分类号： H01L21/331

CPC分类号： H01L29/66242 ,  H01L29/0821 ,  H01L29/66287 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/7371 ,  H01L29/7378

摘要： The present disclosure provides a bipolar junction transistor (BJT) device and methods for manufacturing the BJT device. In an embodiment, the BJT device includes: a semiconductor substrate having a collector region, and a material layer disposed over the semiconductor layer. The material layer has a trench therein that exposes a portion of the collector region. A base structure, spacers, and emitter structure are disposed within the trench of the material layer. Each spacer has a top width and a bottom width, the top width being substantially equal to the bottom width.

摘要翻译： 本公开提供了一种双极结型晶体管（BJT）器件和用于制造BJT器件的方法。 在一个实施例中，BJT器件包括：具有集电极区域和设置在半导体层上的材料层的半导体衬底。 材料层在其中具有暴露出集电极区域的一部分的沟槽。 基底结构，间隔物和发射体结构设置在材料层的沟槽内。 每个间隔物具有顶部宽度和底部宽度，顶部宽度基本上等于底部宽度。

公开(公告)号：US20120235280A1

公开(公告)日：2012-09-20

申请号：US13047468

申请日：2011-03-14

申请人： Wei-Tung HUANG ,  Chun-Tsung KUO ,  Shih-Chang LIU ,  Yeur-Luen TU

发明人： Wei-Tung HUANG ,  Chun-Tsung KUO ,  Shih-Chang LIU ,  Yeur-Luen TU

IPC分类号： H01L29/735 ,  H01L21/331

CPC分类号： H01L29/165 ,  H01L21/8249 ,  H01L29/66242 ,  H01L29/7378

摘要： An integrated circuit includes a bipolar transistor disposed over a substrate. The bipolar transistor includes a base electrode disposed around at least one germanium-containing layer. An emitter electrode is disposed over the at least one germanium-containing layer. At least one isolation structure is disposed between the emitter electrode and the at least one germanium-containing layer. A top surface of the at least one isolation structure is disposed between and electrically isolating a top surface of the emitter electrode from a top surface of the at least one germanium-containing layer.

摘要翻译： 集成电路包括设置在衬底上的双极晶体管。 双极晶体管包括设置在至少一个含锗层周围的基极。 发射极电极设置在所述至少一个含锗层上。 至少一个隔离结构设置在发射电极和至少一个含锗层之间。 所述至少一个隔离结构的顶表面设置在所述发射电极的顶表面与所述至少一个含锗层的顶表面之间并将其电隔离。

公开(公告)号：US08987033B2

公开(公告)日：2015-03-24

申请号：US13196560

申请日：2011-08-02

申请人： Ching-Chung Su ,  Shih-Chang Liu ,  Shih Pei Chou ,  Chia-Shiung Tsai ,  Chun-Tsung Kuo ,  Wen-I Hsu ,  Yi-Shin Chu

发明人： Ching-Chung Su ,  Shih-Chang Liu ,  Shih Pei Chou ,  Chia-Shiung Tsai ,  Chun-Tsung Kuo ,  Wen-I Hsu ,  Yi-Shin Chu

IPC分类号： H01L21/00 ,  H01L27/146

CPC分类号： H01L27/1463

摘要： A method includes forming a blocking layer over a substrate, and etching the blocking layer to form a trench in the blocking layer. A dielectric layer is formed, wherein the dielectric layer comprises a first portion over the blocking layer, and a second portion in the trench. After the step of forming the dielectric layer, an implantation is performed to implant an impurity into the substrate to form a deep well region. After the implantation, the dielectric layer and the blocking layer are removed.

摘要翻译： 一种方法包括在衬底上形成阻挡层，并蚀刻阻挡层以在阻挡层中形成沟槽。 形成介电层，其中电介质层包括阻挡层上的第一部分和沟槽中的第二部分。 在形成介电层的步骤之后，进行注入以将杂质注入衬底以形成深阱区。 在植入之后，去除介电层和阻挡层。

公开(公告)号：US20130034929A1

公开(公告)日：2013-02-07

申请号：US13196560

申请日：2011-08-02

申请人： Ching-Chung Su ,  Shih-Chang Liu ,  Shih Pei Chou ,  Chia-Shiung Tsai ,  Chun-Tsung Kuo ,  Wen-I Hsu ,  Yi-Shin Chu

发明人： Ching-Chung Su ,  Shih-Chang Liu ,  Shih Pei Chou ,  Chia-Shiung Tsai ,  Chun-Tsung Kuo ,  Wen-I Hsu ,  Yi-Shin Chu

IPC分类号： H01L31/18

CPC分类号： H01L27/1463

摘要： A method includes forming a blocking layer over a substrate, and etching the blocking layer to form a trench in the blocking layer. A dielectric layer is formed, wherein the dielectric layer comprises a first portion over the blocking layer, and a second portion in the trench. After the step of forming the dielectric layer, an implantation is performed to implant an impurity into the substrate to form a deep well region. After the implantation, the dielectric layer and the blocking layer are removed.

摘要翻译： 一种方法包括在衬底上形成阻挡层，并蚀刻阻挡层以在阻挡层中形成沟槽。 形成介电层，其中电介质层包括阻挡层上的第一部分和沟槽中的第二部分。 在形成介电层的步骤之后，进行注入以将杂质注入衬底以形成深阱区。 在植入之后，去除介电层和阻挡层。

公开(公告)号：US08258545B1

公开(公告)日：2012-09-04

申请号：US13047468

申请日：2011-03-14

申请人： Wei-Tung Huang ,  Chun-Tsung Kuo ,  Shih-Chang Liu ,  Yeur-Luen Tu

发明人： Wei-Tung Huang ,  Chun-Tsung Kuo ,  Shih-Chang Liu ,  Yeur-Luen Tu

IPC分类号： H01L29/73

CPC分类号： H01L29/165 ,  H01L21/8249 ,  H01L29/66242 ,  H01L29/7378

摘要： An integrated circuit includes a bipolar transistor disposed over a substrate. The bipolar transistor includes a base electrode disposed around at least one germanium-containing layer. An emitter electrode is disposed over the at least one germanium-containing layer. At least one isolation structure is disposed between the emitter electrode and the at least one germanium-containing layer. A top surface of the at least one isolation structure is disposed between and electrically isolating a top surface of the emitter electrode from a top surface of the at least one germanium-containing layer.

摘要翻译： 集成电路包括设置在衬底上的双极晶体管。 双极晶体管包括设置在至少一个含锗层周围的基极。 发射极电极设置在所述至少一个含锗层上。 至少一个隔离结构设置在发射电极和至少一个含锗层之间。 所述至少一个隔离结构的顶表面设置在所述发射电极的顶表面与所述至少一个含锗层的顶表面之间并将其电隔离。