利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

46 条记录 (耗时 0.02 秒)

    Block programmable priority encoder in a cam
    1.
    再颁专利
    Block programmable priority encoder in a cam 有权
    在凸轮中嵌入可编程优先编码器

    公开(公告)号：USRE43552E1

    公开(公告)日：2012-07-24

    申请号：US12709198

    申请日：2010-02-19

    申请人： Alan Roth ,  Sean Lord ,  Robert McKenzie ,  Dieter Haerle ,  Steven Smith

    发明人： Alan Roth ,  Sean Lord ,  Robert McKenzie ,  Dieter Haerle ,  Steven Smith

    IPC分类号： G06F12/00

    CPC分类号： G11C15/00

    摘要： A priority encoder (PE) for a CAM, comprising a plurality of PE blocks, each receiving a plurality of match results corresponding to data entries in a corresponding data array block and, for determining an address of a highest priority data entry based on a physical location in the data array block during a CAM search-and-compare operation a register for storing a user defined priority value assigned to each PE block and means for evaluating priority values and the address determined by the plurality of PE blocks to select a PE block having the highest priority data entry.

    摘要翻译： 一种用于CAM的优先编码器（PE），包括多个PE块，每个PE块都接收与对应的数据阵列块中的数据条目相对应的多个匹配结果，并且用于基于物理上的数据来确定最高优先级数据条目的地址 在CAM搜索与比较操作期间在数据阵列块中的位置存储用于分配给每个PE块的用户定义的优先级值的寄存器以及用于评估优先级值的装置和由多个PE块确定的地址以选择PE块 具有最高优先级的数据输入。

    Content addressable memory architecture
    2.
    发明授权
    Content addressable memory architecture 有权
    内容可寻址内存架构

    公开(公告)号：US07502245B2

    公开(公告)日：2009-03-10

    申请号：US11787667

    申请日：2007-04-17

    申请人： Robert N. McKenzie ,  Dieter Haerle ,  Sean Lord

    发明人： Robert N. McKenzie ,  Dieter Haerle ,  Sean Lord

    IPC分类号： G11C15/00

    CPC分类号： G11C15/043 ,  G11C15/00 ,  G11C15/04

    摘要： A Content Addressable Memory array includes a plurality of coupled sub-blocks arranged in rows and columns. Search data received by a first sub-block in a first column of the CAM is propagated to each sub-block in the row to the last sub-block in the last column of the CAM. The search result for the CAM is selected based on the propagated search results for each row of sub-blocks and output on a side of the array opposite from the side receiving the search data.

    摘要翻译： 内容可寻址存储器阵列包括以行和列排列的多个耦合子块。 由CAM的第一列中的第一子块接收的搜索数据被传播到该CAM的最后一列中的行中的每个子块到最后一个子块。 基于每行子块的传播搜索结果选择CAM的搜索结果，并且在与接收搜索数据的一侧相反的阵列的一侧上输出。

    Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage
    3.
    发明申请
    Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage 审中-公开
    用于将第一电路节点连接到第二电路节点并用于保护第一电路节点用于过电压的电路装置

    公开(公告)号：US20070086530A1

    公开(公告)日：2007-04-19

    申请号：US11455224

    申请日：2006-06-16

    申请人： Derek Bernardon ,  Dieter Haerle

    发明人： Derek Bernardon ,  Dieter Haerle

    IPC分类号： H04L25/00

    CPC分类号： H02H9/046

    摘要： A circuit arrangement connects a first node to a second node. The circuit arrangement includes a first semiconductor switching element and a drive circuit. The first semiconductor switching element has a load path and a control terminal, the load path being connected between the first and second nodes. The drive circuit operably coupled to the control terminal, and is configured to detect a first voltage applied to the first node. The drive circuit is further operable to regulate the first semiconductor switching element via its control input if the first voltage reaches a first threshold value.

    摘要翻译： 电路装置将第一节点连接到第二节点。 电路装置包括第一半导体开关元件和驱动电路。 第一半导体开关元件具有负载路径和控制端子，负载路径连接在第一和第二节点之间。 所述驱动电路可操作地耦合到所述控制终端，并且被配置为检测施加到所述第一节点的第一电压。 如果第一电压达到第一阈值，则驱动电路还可操作以通过其控制输入来调节第一半导体开关元件。

    High output impedance charge pump for PLL/DLL
    4.
    发明授权
    High output impedance charge pump for PLL/DLL 有权
    PLL / DLL的高输出阻抗电荷泵

    公开(公告)号：US07176733B2

    公开(公告)日：2007-02-13

    申请号：US11009534

    申请日：2004-12-10

    申请人： Dieter Haerle

    发明人： Dieter Haerle

    IPC分类号： H03L7/06

    CPC分类号： H03L7/0895 ,  H03L7/0812

    摘要： A charge pump for use in a Phase Locked Loop/Delay Locked Loop minimizes static phase error through the use of an operational amplifier. The operational amplifier also mitigates the effects of low power supply voltage.

    摘要翻译： 用于锁相环/延迟锁定环的电荷泵通过使用运算放大器将静态相位误差最小化。 运算放大器还可以减轻低电源电压的影响。

    Wide frequency range delay locked loop
    5.
    发明授权
    Wide frequency range delay locked loop 有权
    宽频率范围延迟锁定环路

    公开(公告)号：US08213561B2

    公开(公告)日：2012-07-03

    申请号：US13186104

    申请日：2011-07-19

    申请人： Peter Vlasenko ,  Dieter Haerle

    发明人： Peter Vlasenko ,  Dieter Haerle

    IPC分类号： H03D3/24

    CPC分类号： H03L7/081 ,  H03L7/0814 ,  H03L7/0818 ,  H03L7/0891 ,  H03L7/095 ,  H03L7/10

    摘要： A delay locked loop operates over a wide range of frequencies and has high accuracy, small silicon area usage, low power consumption and a short lock time. The DLL combines an analog domain and a digital domain. The digital domain is responsible for initial lock and operational point stability and is frozen after the lock is reached. The analog domain is responsible for normal operation after lock is reached and provides high accuracy using smaller silicon area and low power.

    摘要翻译： 延迟锁定环路在宽频率范围内工作，具有高精度，小面积使用，低功耗和短锁定时间。 该DLL结合了模拟域和数字域。 数字域负责初始锁定和操作点稳定性，并在达到锁定后冻结。 模拟域在达到锁定后负责正常运行，并使用较小的硅面积和低功耗提供高精度。

    Charge pump for PLL/DLL
    6.
    发明授权
    Charge pump for PLL/DLL 有权
    PLL / DLL电荷泵

    公开(公告)号：US07692461B2

    公开(公告)日：2010-04-06

    申请号：US12317877

    申请日：2008-12-30

    申请人： Dieter Haerle

    发明人： Dieter Haerle

    IPC分类号： H03L7/06

    CPC分类号： H03L7/0895 ,  H03L7/0812

    摘要： A charge pump for use in a Phase Locked Loop/Delay Locked Loop minimizes static phase error through the use of an operational amplifier. The charge pump further includes a pull-up circuit and a pull-down circuit coupled to the operational amplifier. The operational amplifier also mitigates the effects of low power supply voltage.

    摘要翻译： 用于锁相环/延迟锁定环的电荷泵通过使用运算放大器将静态相位误差最小化。 电荷泵还包括耦合到运算放大器的上拉电路和下拉电路。 运算放大器还可以减轻低电源电压的影响。

    Delay locked loop circuit and method
    7.
    发明授权
    Delay locked loop circuit and method 有权
    延时锁相环电路及方法

    公开(公告)号：US07532050B2

    公开(公告)日：2009-05-12

    申请号：US11906872

    申请日：2007-10-04

    申请人： Dieter Haerle ,  Tony Mai ,  Peter Vlasenko

    发明人： Dieter Haerle ,  Tony Mai ,  Peter Vlasenko

    IPC分类号： H03L7/06

    CPC分类号： H03L7/08 ,  H03L7/0812 ,  H03L7/0891 ,  H03L7/0895 ,  H03L7/095 ,  H03L7/10

    摘要： A delay locked loop includes initialization circuitry that ensures that a DLL is initialized to an operating point that is not to close to either end of a delay vs. control voltage characteristic. The initialization circuitry forces the DLL to initially search for a lock point starting from an initial delay, the delay is varied in one direction, forcing the DLL to skip the first lock point. The initialization circuitry only allows the DLL to vary the delay of the voltage controlled delay loop in the one direction from the initial delay until the operating point is reached.

    摘要翻译： 延迟锁定环包括初始化电路，其确保将DLL初始化为不接近延迟与控制电压特性的任一端的工作点。 初始化电路强制DLL最初从初始延迟开始搜索锁定点，延迟在一个方向上变化，迫使DLL跳过第一个锁定点。 初始化电路仅允许DLL改变从初始延迟到达到工作点的一个方向的电压控制延迟环的延迟。

    Content addressable memory architecture
    8.
    发明申请
    Content addressable memory architecture 有权
    内容可寻址内存架构

    公开(公告)号：US20080025059A1

    公开(公告)日：2008-01-31

    申请号：US11787667

    申请日：2007-04-17

    申请人： Robert McKenzie ,  Dieter Haerle ,  Sean Lord

    发明人： Robert McKenzie ,  Dieter Haerle ,  Sean Lord

    IPC分类号： G11C15/00

    CPC分类号： G11C15/043 ,  G11C15/00 ,  G11C15/04

    摘要： A Content Addressable Memory array includes a plurality of coupled sub-blocks arranged in rows and columns. Search data received by a first sub-block in a first column of the CAM is propagated to each sub-block in the row to the last sub-block in the last column of the CAM. The search result for the CAM is selected based on the propagated search results for each row of sub-blocks and output on a side of the array opposite from the side receiving the search data.

    摘要翻译： 内容可寻址存储器阵列包括以行和列排列的多个耦合子块。 由CAM的第一列中的第一子块接收的搜索数据被传播到该CAM的最后一列中的行中的每个子块到最后一个子块。 基于每行子块的传播搜索结果选择CAM的搜索结果，并在与接收搜索数据的一侧相反的阵列的一侧上输出。

    BLOCK PROGRAMMABLE PRIORITY ENCODER IN A CAM
    9.
    发明申请
    BLOCK PROGRAMMABLE PRIORITY ENCODER IN A CAM 有权
    可编程优先编码器在CAM中

    公开(公告)号：US20070136514A1

    公开(公告)日：2007-06-14

    申请号：US11673703

    申请日：2007-02-12

    申请人： Alan ROTH ,  Sean LORD ,  Robert MCKENZIE ,  Dieter HAERLE ,  Steven SMITH

    发明人： Alan ROTH ,  Sean LORD ,  Robert MCKENZIE ,  Dieter HAERLE ,  Steven SMITH

    IPC分类号： G06F12/00

    CPC分类号： G11C15/00

    摘要： A priority encoder (PE) for a CAM, comprising a plurality of PE blocks, each receiving a plurality of match results corresponding to data entries in a corresponding data array block and, for determining an address of a highest priority data entry based on a physical location in the data array block during a CAM search-and-compare operation a register for storing a user defined priority value assigned to each PE block and means for evaluating priority values and the address determined by the plurality of PE blocks to select a PE block having the highest priority data entry.

    摘要翻译： 一种用于CAM的优先编码器（PE），包括多个PE块，每个PE块都接收与对应的数据阵列块中的数据条目相对应的多个匹配结果，并且用于基于物理上的数据来确定最高优先级数据条目的地址 在CAM搜索与比较操作期间在数据阵列块中的位置存储用于分配给每个PE块的用户定义的优先级值的寄存器以及用于评估优先级值的装置和由多个PE块确定的地址以选择PE块 具有最高优先级的数据输入。

    Charge pump for PLL/DLL
    10.
    发明申请
    Charge pump for PLL/DLL 有权
    PLL / DLL电荷泵

    公开(公告)号：US20070080729A1

    公开(公告)日：2007-04-12

    申请号：US11636876

    申请日：2006-12-11

    申请人： Dieter Haerle

    发明人： Dieter Haerle

    IPC分类号： H03L7/06

    CPC分类号： H03L7/0895 ,  H03L7/0812

    摘要： A charge pump for use in a Phase Locked Loop/Delay Locked Loop minimizes static phase error through the use of an operational amplifier. The operational amplifier also mitigates the effects of low power supply voltage.

    摘要翻译： 用于锁相环/延迟锁定环的电荷泵通过使用运算放大器将静态相位误差最小化。 运算放大器还可以减轻低电源电压的影响。