公开(公告)号：US08426306B1

公开(公告)日：2013-04-23

申请号：US13341835

申请日：2011-12-30

申请人： Harry Gee ,  Sung Hyun Jo ,  Hagop Nazarian ,  Scott Brad Herner

发明人： Harry Gee ,  Sung Hyun Jo ,  Hagop Nazarian ,  Scott Brad Herner

IPC分类号： H01L21/4763

CPC分类号： H01L45/1683 ,  G11C13/0007 ,  G11C2213/71 ,  H01L21/4763 ,  H01L27/2481 ,  H01L27/249 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/148 ,  H01L45/16

摘要： A method of forming a non-volatile memory device. The method forms a vertical stack of first polysilicon material and a second polysilicon material layer isolated by a dielectric material. The polysilicon material layers and the dielectric material are subjected to a first pattern and etch process to form a first wordline associated with a first switching device and a second wordline associated with a second switching device from the first polysilicon material layer, and a third wordline associated with a third switching device and a fourth wordline associated with a fourth switching device from the second polysilicon material. A via opening is formed to separate the first wordline from the second wordline and to separate the third wordline from the fourth wordline. An amorphous silicon switching material is deposited conformably overlying the via opening. A metal material fills the via opening and connects to a common bitline.

摘要翻译： 一种形成非易失性存储器件的方法。 该方法形成由电介质材料隔离的第一多晶硅材料和第二多晶硅材料层的垂直堆叠。 对多晶硅材料层和电介质材料进行第一图案和蚀刻处理，以形成与第一开关器件相关联的第一字线和与第一多晶硅材料层相关联的第二开关器件的第二字线，以及与第一字线相关联的第三字线 第三开关器件和与第四开关器件相关的第四字线与第二多晶硅材料相连。 形成通孔开口以将第一字线与第二字线分开，并将第三字线与第四字线分开。 将非晶硅开关材料顺应地沉积在通孔开口上方。 金属材料填充通孔开口并连接到通用位线。

公开(公告)号：US20060223261A1

公开(公告)日：2006-10-05

申请号：US11097528

申请日：2005-03-31

申请人： John Jorgensen ,  Harry Gee

发明人： John Jorgensen ,  Harry Gee

IPC分类号： H01L21/8242 ,  H01L21/331

CPC分类号： H01L29/66181 ,  H01L27/0255

摘要： A method for fabricating a low dynamic resistance capacitor is an integrated circuit using conventional CMOS processing steps, where in one implementation the structure provides the additional feature of a Zener diode capable of offering ESD protection.

摘要翻译： 用于制造低动态电阻电容器的方法是使用常规CMOS处理步骤的集成电路，其中在一个实施例中，该结构提供了能够提供ESD保护的齐纳二极管的附加特征。

公开(公告)号：US08199447B2

公开(公告)日：2012-06-12

申请号：US12651902

申请日：2010-01-04

申请人： Harry Gee ,  Wenjiang Zeng ,  Jeffrey C. Dunnihoo

发明人： Harry Gee ,  Wenjiang Zeng ,  Jeffrey C. Dunnihoo

IPC分类号： H02H9/00

CPC分类号： H02H9/046 ,  H01L23/60 ,  H01L27/0255 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A semiconductor device is described that includes one or more electrostatic discharge (ESD) protection circuits. Each circuit comprises reverse-biased steering diodes connected in series between power rail and signal ground, a bypass Zener diode and a substrate Zener diode. The Zener diodes provide ESD protection and the steering diode cooperate with the substrate Zener diode to provide a bypass function that is substantially symmetric about the signal ground. Noise in the circuit can be shunted using internal and/or external capacitances that can be implemented as Zener diodes.

摘要翻译： 描述了包括一个或多个静电放电（ESD）保护电路的半导体器件。 每个电路包括串联在电源轨和信号地之间的反向偏置导向二极管，旁路齐纳二极管和衬底齐纳二极管。 齐纳二极管提供ESD保护，并且转向二极管与衬底齐纳二极管配合以提供基本对称于信号地的旁路功能。 可以使用可实现为齐纳二极管的内部和/或外部电容来分流电路中的噪声。

公开(公告)号：US20110163352A1

公开(公告)日：2011-07-07

申请号：US12651902

申请日：2010-01-04

申请人： Harry Gee ,  Wenjiang Zeng ,  Jeffrey C. Dunnihoo

发明人： Harry Gee ,  Wenjiang Zeng ,  Jeffrey C. Dunnihoo

IPC分类号： H01L23/60 ,  H01L21/768 ,  H02H9/00

CPC分类号： H02H9/046 ,  H01L23/60 ,  H01L27/0255 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A semiconductor device is described that includes one or more electrostatic discharge (ESD) protection circuits. Each circuit comprises reverse-biased steering diodes connected in series between power rail and signal ground, a bypass Zener diode and a substrate Zener diode. The Zener diodes provide ESD protection and the steering diode cooperate with the substrate Zener diode to provide a bypass function that is substantially symmetric about the signal ground. Noise in the circuit can be shunted using internal and/or external capacitances that can be implemented as Zener diodes.

摘要翻译： 描述了包括一个或多个静电放电（ESD）保护电路的半导体器件。 每个电路包括串联在电源轨和信号地之间的反向偏置导向二极管，旁路齐纳二极管和衬底齐纳二极管。 齐纳二极管提供ESD保护，并且转向二极管与衬底齐纳二极管配合以提供基本对称于信号地的旁路功能。 可以使用可实现为齐纳二极管的内部和/或外部电容来分流电路中的噪声。

公开(公告)号：US08946667B1

公开(公告)日：2015-02-03

申请号：US13447036

申请日：2012-04-13

申请人： Mark Harold Clark ,  Steven Maxwell ,  Harry Gee ,  Natividad Vasquez

发明人： Mark Harold Clark ,  Steven Maxwell ,  Harry Gee ,  Natividad Vasquez

IPC分类号： H01L29/02 ,  H01L47/00 ,  H01L29/04 ,  H01L29/06 ,  H01L47/02 ,  H01L21/20 ,  H01L21/44

CPC分类号： H01L27/2463 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1616

摘要： A method for forming a resistive switching device. The method includes providing a substrate having a surface region and forming a first dielectric material overlying the surface region of the substrate. A first wiring structure overlies the first dielectric material. The method forms a first electrode material overlying the first wiring structure and a resistive switching material comprising overlying the first electrode material. An active metal material is formed overlying the resistive switching material. The active metal material is configured to form an active metal region in the resistive switching material upon application of a thermal energy characterized by a temperature no less than about 100 Degree Celsius. In a specific embodiment, the method forms a blocking material interposing the active metal material and the resistive switching material to inhibit formation of the active metal region in the resistive switching material during the subsequent processing steps.

摘要翻译： 一种形成电阻式开关装置的方法。 该方法包括提供具有表面区域并形成覆盖在基板的表面区域上的第一介电材料的基板。 第一布线结构覆盖第一电介质材料。 该方法形成覆盖第一布线结构的第一电极材料和包括覆盖第一电极材料的电阻开关材料。 形成覆盖电阻式开关材料的活性金属材料。 活性金属材料被配置为在施加以不低于约100摄氏度的温度为特征的热能时在电阻开关材料中形成活性金属区域。 在具体实施例中，该方法形成插入有源金属材料和电阻开关材料的阻挡材料，以在随后的处理步骤期间阻止电阻开关材料中的活性金属区域的形成。