公开(公告)号：US3959775A

公开(公告)日：1976-05-25

申请号：US494446

申请日：1974-08-05

申请人： John G. Valassis ,  James R. Holden

发明人： John G. Valassis ,  James R. Holden

IPC分类号： G06F13/18 ,  G06F13/362 ,  G06F15/16

CPC分类号： G06F13/362 ,  G06F13/18

摘要： A bus assigner in an electronic data processing system for selectively assigning access to a system bus to one of a plurality of microprocessors comprising a multiprocessing system. In an embodiment of the present invention, logic circuitry is provided for assigning a priority of operation to each of the microprocessors, each microprocessor having a different assigned priority. The bus assigner selectively assigns access to the sysstem bus to the microprocessor having the highest priority whenever one or more of the microprocessors requests access to the system bus. In an alternative embodiment, the bus assigner sequentially scans the microprocessors for requests for access to the system bus and assigns access to the system bus in the order in which the requests are received by the bus assigner as it scans the microprocessors.

摘要翻译： 一种电子数据处理系统中的总线分配器，用于选择性地将对系统总线的访问分配给包括多处理系统的多个微处理器之一。 在本发明的一个实施例中，提供逻辑电路用于将操作的优先级分配给每个微处理器，每个微处理器具有不同的分配优先级。 当一个或多个微处理器请求访问系统总线时，总线分配器选择性地将对sysstem总线的访问分配给具有最高优先级的微处理器。 在替代实施例中，总线分配器在微处理器扫描微处理器时，顺序地扫描微处理器以访问系统总线的请求，并以总线分配器接收请求的顺序分配对系统总线的访问。

公开(公告)号：US3986170A

公开(公告)日：1976-10-12

申请号：US474570

申请日：1974-05-30

申请人： John G. Valassis ,  James R. Holden ,  Madhukumar A. Mehta

发明人： John G. Valassis ,  James R. Holden ,  Madhukumar A. Mehta

IPC分类号： G06F13/24 ,  G06F15/78 ,  G06F9/18

CPC分类号： G06F13/24 ,  G06F15/7864

摘要： An expandable modular control system with reduced memory requirements comprising an electronic data processing (EDP) system employing a microprocessor device and having gated program interrupt means. In particular, the expandable modular control system of the present invention comprises a "universal" microprocessor module which can be selectively combined with other separately packaged peripheral support modules to implement any particular control system required. Control point modules comprising a matrix array of flip-flops arranged as a plurality of n-bit words and subject to program control serve as extensions of the memory module to control the states of corresponding points in the system under the control of the modular control system. Sense point modules similarly organized in a matrix array monitor or sense the status of the points in the system under control and provide input data to the microprocessor module. Since the status of the C,Z,S and P flag bits cannot be restored the gated interrupt means also included selectively gate waiting program interrupts, if any, to the microprocessor coincident with a "gate interrupt" instruction in the program being executed so that a subroutine can be executed before the program is resumed thereby enabling the microprocessor to function as a virtually interruptable CPU.

摘要翻译： 一种具有减少的存储器要求的可扩展的模块化控制系统，包括采用微处理器设备并具有门控程序中断装置的电子数据处理（EDP）系统。 特别地，本发明的可扩展模块化控制系统包括“通用”微处理器模块，其可以与其它单独封装的外围支持模块选择性地组合以实现所需的任何特定控制系统。 控制点模块包括布置成多个n位字并经受程序控制的触发器的矩阵阵列，用作存储器模块的扩展，以在模块化控制系统的控制下控制系统中对应点的状态 。 类似地组织在矩阵阵列中的感应点模块监视或感测系统中的点的状态，并向微处理器模块提供输入数据。 由于C，Z，S和P标志位的状态不能恢复，所以门控中断装置还包括选择性地将门等待程序中断（如果有的话）提供给微处理器，与执行的程序中的“门中断”指令一致， 可以在程序恢复之前执行子程序，从而使得微处理器能够用作虚拟可中断的CPU。

公开(公告)号：US4482948A

公开(公告)日：1984-11-13

申请号：US220936

申请日：1980-12-29

申请人： James R. Holden

发明人： James R. Holden

IPC分类号： G06F13/36 ,  G06F9/46 ,  G06F15/17 ,  G06F13/00

CPC分类号： G06F15/17

摘要： A bus interchange circuit for use with a microprocessor. Timing, gating, sequencing and storage circuitry provide an interface between a microprocessor and external systems requesting control of the microprocessor's busses.

摘要翻译： 一个与微处理器一起使用的总线互换电路。 定时，门控，排序和存储电路提供微处理器与外部系统之间的接口，请求控制微处理器的总线。

公开(公告)号：US4412282A

公开(公告)日：1983-10-25

申请号：US220934

申请日：1980-12-29

申请人： James R. Holden

发明人： James R. Holden

IPC分类号： G06F11/00 ,  G06F11/10 ,  G06F11/267 ,  G06F13/36 ,  G06F15/78 ,  H04M3/24 ,  H04Q3/54 ,  H04Q3/545 ,  G06F7/00 ,  H04M3/00

CPC分类号： G06F11/2215 ,  G06F11/10 ,  H04M3/241 ,  H04Q3/54533

摘要： A control circuit, for use in a telephone switching system, which monitors, controls and transfers data to and from memory, input-output devices and external circuits. A microprocessor operates under control of read-only and random-access memories. It communicates with the external telephone system via bus transceivers and a programmable interrupt controller. The integrity of this circuit is monitored by high reliability data and address parity circuits.

摘要翻译： 一种用于电话交换系统的控制电路，用于监控，控制和传输数据到存储器，输入输出设备和外部电路。 微处理器在只读和随机存取存储器的控制下操作。 它通过总线收发器和可编程中断控制器与外部电话系统进行通信。 该电路的完整性由高可靠性数据和地址奇偶校验电路监控。

公开(公告)号：US4379993A

公开(公告)日：1983-04-12

申请号：US220932

申请日：1980-12-29

申请人： James R. Holden

发明人： James R. Holden

IPC分类号： H04M3/08 ,  G01R29/033 ,  G06F11/30 ,  H03K5/19 ,  H03K13/32 ,  H03K17/296

CPC分类号： H03K5/19 ,  G01R29/033

摘要： A monitor circuit, for use in a switching system which detects pulse failures through use of a pair of timing counters. A flip-flop enables and clears each counter alternately in response to detection of the monitored pulse.

摘要翻译： 一种监视电路，用于通过使用一对定时计数器检测脉冲故障的开关系统。 触发器响应于所监视的脉冲的检测而交替启用和清除每个计数器。

公开(公告)号：US3978455A

公开(公告)日：1976-08-31

申请号：US504599

申请日：1974-09-09

申请人： John G. Valassis ,  James R. Holden

发明人： John G. Valassis ,  James R. Holden

IPC分类号： G06F12/06 ,  G06F3/04 ,  G06F9/10 ,  G06F9/12

CPC分类号： G06F12/0638

摘要： Apparatus for selecting the operational mode of a particular input/output device in an expandable modular electronic data processing system employing microprocessor devices and testing the I/O device without the use of additional input/output addresses. Input/output interface modules associated with corresponding ones of the I/O devices include a plurality of flip-flops having corresponding memory addresses associated therewith for testing and selecting the operational mode of the I/O device in accordance with the contents of the flip-flops.

公开(公告)号：US4633039A

公开(公告)日：1986-12-30

申请号：US599122

申请日：1984-04-11

申请人： James R. Holden

发明人： James R. Holden

IPC分类号： G06F11/16 ,  G06F13/32 ,  H04Q3/545 ,  H04Q9/00

CPC分类号： G06F11/1654 ,  G06F13/32 ,  H04Q3/545 ,  G06F11/1641

摘要： A control circuit, for use in a telephone switching system, which monitors, controls and transfers data to and from memory, input-output devices and external circuits. A pair of microprocessors and associated read-only and random-access memories are operated in a master-slave arrangement. A comparison circuit continuously monitors the integrity of the master microprocessor by comparing the signal on its data, address and control leads with those of a slave microprocessor.

摘要翻译： 一种用于电话交换系统的控制电路，用于监控，控制和传输数据到存储器，输入输出设备和外部电路。 一对微处理器和相关的只读和随机存取存储器在主 - 从设备中操作。 比较电路通过将其数据，地址和控制引线上的信号与从属微处理器的信号进行比较来连续监视主微处理器的完整性。

公开(公告)号：US4374361A

公开(公告)日：1983-02-15

申请号：US220933

申请日：1980-12-29

申请人： James R. Holden

发明人： James R. Holden

IPC分类号： H04M3/08 ,  G01R29/033 ,  H03K5/19 ,  H03K13/32 ,  H03K17/296

CPC分类号： H03K5/19 ,  G01R29/033

摘要： A monitor circuit, for use in a switching system which detects pulse failures through use of a pair of timing counters. A flip-flop enables and clears such counter alternately in response to detection of the monitored pulse.

摘要翻译： 一种监视电路，用于通过使用一对定时计数器检测脉冲故障的开关系统。 触发器响应于所监视的脉冲的检测而使得能够交替地清除这样的计数器。