公开(公告)号：US20130033935A1

公开(公告)日：2013-02-07

申请号：US13198606

申请日：2011-08-04

申请人： Loc Tu ,  Charles Moana Hook ,  Nyi Nyi Thein

发明人： Loc Tu ,  Charles Moana Hook ,  Nyi Nyi Thein

IPC分类号： G11C29/08 ,  G11C16/04 ,  G01R31/28 ,  G11C29/04

CPC分类号： G11C29/832 ,  Y10T29/49004

摘要： Techniques are disclosed herein for automatically self-disabling a memory die in the event that a programmable element on the memory die for indicating whether the memory die is defective cannot be trusted. Memory die are provided with chip enable circuitry to allow particular memory die to be disabled. If the programmable element can be trusted, the state of the programmable element is provided to the chip enable circuitry to enable/disable the memory die based on the state. However, if the programmable element cannot be trusted, then the chip enable circuitry may automatically disable the memory die. This provides a greater yield for multi-chip memory packages because packages having memory die with a programmable element that cannot be trusted can still be used.

摘要翻译： 在本文中公开了在存储器管芯上用于指示存储器管芯是否有缺陷的可编程元件不能被信任的情况下，自动自身禁用存储器管芯的技术。 存储器管芯具有芯片使能电路，以允许禁止特定存储器管芯。 如果可编程元件可信任，则可编程元件的状态被提供给芯片使能电路，以基于该状态来启用/禁用存储器管芯。 然而，如果可编程元件不能被信任，则芯片使能电路可以自动地禁用存储器管芯。 这为多芯片存储器封装提供了更大的收益，因为仍然可以使用具有不可信任的可编程元件的具有存储器管芯的封装。

公开(公告)号：US20080062768A1

公开(公告)日：2008-03-13

申请号：US11531217

申请日：2006-09-12

申请人： Yan Li ,  Loc Tu ,  Charles Moana Hook

发明人： Yan Li ,  Loc Tu ,  Charles Moana Hook

IPC分类号： G11C11/34

CPC分类号： G11C29/02 ,  G11C5/145 ,  G11C16/04 ,  G11C16/0483 ,  G11C29/021 ,  G11C29/028

摘要： High performance non-volatile memory devices have the programming voltages trimmed for individual types of memory pages and word lines. A group of word lines within each erasable block of memory are tested in successive program loops to minimize the problem of incurring excessive number of erase/program cycles. An optimum programming voltage for a given type of memory pages is derived from statistical results of a sample of similar of memory pages.

摘要翻译： 高性能非易失性存储器件具有为各种类型的存储器页和字线而修整的编程电压。 每个可擦除存储器块中的一组字线在连续的程序循环中进行测试，以最大限度地减少产生过多擦除/编程周期的问题。 对于给定类型的存储器页的最佳编程电压是从类似存储器页的样本的统计结果得出的。

公开(公告)号：US07099194B2

公开(公告)日：2006-08-29

申请号：US11003545

申请日：2004-12-03

申请人： Loc Tu ,  Jian Chen

发明人： Loc Tu ,  Jian Chen

IPC分类号： G11C16/04

CPC分类号： G11C29/50

摘要： An error recovery technique is used on marginal nonvolatile memory cells. A marginal memory cell is unreadable because it has a voltage threshold (VT) of less than zero volts. By biasing adjacent memory cells, this will shift the voltage threshold of the marginal memory cells, so that it is a positive value. Then the VT of the marginal memory cell can be determined. The technique is applicable to both binary and multistate memory cells.

摘要翻译： 在边缘非易失性存储器单元上使用错误恢复技术。 边缘存储器单元是不可读的，因为它具有小于零伏特的电压阈值（VT）。 通过偏置相邻的存储单元，这将移位边际存储单元的电压阈值，使其为正值。 然后可以确定边缘记忆单元的VT。 该技术适用于二进制和多状态存储器单元。

公开(公告)号：US06829167B2

公开(公告)日：2004-12-07

申请号：US10318621

申请日：2002-12-12

申请人： Loc Tu ,  Jian Chen

发明人： Loc Tu ,  Jian Chen

IPC分类号： G11C1604

CPC分类号： G11C29/50

摘要： An error recovery technique is used on marginal nonvolatile memory cells. A marginal memory cell is unreadable because it has a voltage threshold (VT) of less than zero volts. By biasing adjacent memory cells, this will shift the voltage threshold of the marginal memory cells, so that it is a positive value. Then the VT of the marginal memory cell can be determined. The technique is applicable to both binary and multistate memory cells.

摘要翻译： 在边缘非易失性存储器单元上使用错误恢复技术。 边缘存储器单元是不可读的，因为它具有小于零伏特的电压阈值（VT）。 通过偏置相邻的存储单元，这将移位边际存储单元的电压阈值，使其为正值。 然后可以确定边缘记忆单元的VT。 该技术适用于二进制和多状态存储器单元。

公开(公告)号：US08018769B2

公开(公告)日：2011-09-13

申请号：US12573405

申请日：2009-10-05

申请人： Loc Tu ,  Charles Moana Hook ,  Yan Li

发明人： Loc Tu ,  Charles Moana Hook ,  Yan Li

IPC分类号： G11C16/04

CPC分类号： G11C29/02 ,  G11C16/04 ,  G11C16/12 ,  G11C16/3481 ,  G11C29/021 ,  G11C29/028

摘要： In a non-volatile memory, a selected page on a word line is successively programmed by a series of voltage pulses of a staircase waveform with verifications in between the pulses until the page is verified to a designated pattern. The programming voltage at the time the page is programmed verified will be used to estimate the initial value of a starting programming voltage for the page. The estimation is further refined by using the estimate from a first pass in a second pass. Also, when the test is over multiple blocks, sampling of word lines based on similar geometrical locations of the blocks can yield a starting programming voltage optimized for faster programming pages.

摘要翻译： 在非易失性存储器中，通过阶梯波形的一系列电压脉冲来连续地编程字线上的选定页面，同时在脉冲之间进行验证，直到页面被验证为指定图案。 页面编程验证时的编程电压将用于估计页面启动编程电压的初始值。 通过在第二遍中使用来自第一遍的估计进一步改进估计。 此外，当测试超过多个块时，基于块的类似几何位置的字线采样可以产生针对更快编程页面优化的起始编程电压。

公开(公告)号：US07715255B2

公开(公告)日：2010-05-11

申请号：US11763287

申请日：2007-06-14

申请人： Loc Tu ,  Jian Chen ,  Alex Mak ,  Tien-Chien Kuo ,  Long Pham

发明人： Loc Tu ,  Jian Chen ,  Alex Mak ,  Tien-Chien Kuo ,  Long Pham

IPC分类号： G11C7/00

CPC分类号： H01L22/20 ,  H01L27/108 ,  H01L27/11 ,  H01L27/115 ,  H01L27/11524

摘要： Memory die are provided with programmable chip enable circuitry to allow particular memory die to be disabled after packaging and/or programmable chip address circuitry to allow particular memory die to be readdressed after being packaged. In a multi-chip memory package, a memory die that fails package-level testing can be disabled and isolated from the memory package by a programmable circuit that overrides the master chip enable signal received from the controller or host device. To provide a continuous address range, one or more of the non-defective memory die can be readdressed using another programmable circuit that replaces the unique chip address provided by the pad bonding. Memory chips can also be also be readdressed after packaging independently of detecting a failed memory die.

摘要翻译： 存储器管芯具有可编程芯片使能电路，以允许在封装和/或可编程芯片地址电路之后禁止特定存储器管芯，以允许特定存储器管芯在封装之后被读取。 在多芯片存储器封装中，可以通过可覆盖从控制器或主机设备接收的主芯片使能信号的可编程电路来禁止与存储器封装隔离的封装级测试失败的存储器管芯。 为了提供连续的地址范围，可以使用另一个可替代由焊盘键合提供的唯一芯片地址的可编程电路来读取一个或多个无缺陷存储器管芯。 封装后的存储器芯片也可以被独立于检测出错的存储器芯片而被读取。

公开(公告)号：US07606077B2

公开(公告)日：2009-10-20

申请号：US11531223

申请日：2006-09-12

申请人： Yan Li ,  Loc Tu ,  Charles Moana Hook

发明人： Yan Li ,  Loc Tu ,  Charles Moana Hook

IPC分类号： G11C16/06

CPC分类号： G11C29/34 ,  G11C29/40 ,  G11C2029/2602

摘要： High performance non-volatile memory devices have the programming voltages trimmed for individual types of memory pages and word lines. A group of word lines within each erasable block of memory are tested successive program loops to minimize the problem of incurring excessive number of erase/program cycles. An optimum programming voltage for a given type of memory pages is derived from statistical results of a sample of similar of memory pages.

摘要翻译： 高性能非易失性存储器件具有为各种类型的存储器页和字线而修整的编程电压。 在每个可擦除存储块内的一组字线被连续程序循环测试，以最大限度地减少过多的擦除/编程周期的问题。 对于给定类型的存储器页的最佳编程电压是从类似存储器页的样本的统计结果得出的。

公开(公告)号：US07599223B2

公开(公告)日：2009-10-06

申请号：US11531230

申请日：2006-09-12

申请人： Loc Tu ,  Charles Moana Hook ,  Yan Li

发明人： Loc Tu ,  Charles Moana Hook ,  Yan Li

IPC分类号： G11C16/06

CPC分类号： G11C29/02 ,  G11C16/04 ,  G11C16/12 ,  G11C16/3481 ,  G11C29/021 ,  G11C29/028

摘要： In a non-volatile memory, a selected page on a word line is successively programmed by a series of voltage pulses of a staircase waveform with verifications in between the pulses until the page is verified to a designated pattern. The programming voltage at the time the page is programmed verified will be to estimate the initial value of a starting programming voltage for the page. The estimation is further refined by using the estimate from a first pass in a second pass. Also, when the test is over multiple blocks, sampling of word lines based on similar geometrical locations of the blocks can yield a starting programming voltage optimized for faster programming pages.

摘要翻译： 在非易失性存储器中，通过阶梯波形的一系列电压脉冲来连续地编程字线上的选定页面，同时在脉冲之间进行验证，直到页面被验证为指定图案。 页面编程验证时的编程电压将是估计页面启动编程电压的初始值。 通过在第二遍中使用来自第一遍的估计进一步改进估计。 此外，当测试超过多个块时，基于块的类似几何位置的字线采样可以产生针对更快编程页面优化的起始编程电压。

公开(公告)号：US07561482B2

公开(公告)日：2009-07-14

申请号：US11470945

申请日：2006-09-07

申请人： Loc Tu ,  Wangang Tsai

发明人： Loc Tu ,  Wangang Tsai

IPC分类号： G11C29/00 ,  G11C7/00

CPC分类号： G11C29/76 ,  G11C29/82

摘要： A method and apparatus provide an improved identification and isolation of defective blocks in non-volatile memory devices having a plurality of user accessible blocks of non-volatile storage elements where each block also has an associated defective block latch. The method provides for sensing each defective block latch to determine whether the defective block latch was set due to a defect, and storing, in temporary on chip memory, address data corresponding to each set latch. The method further involves retrieving the address data and disabling defective blocks based upon the address data. A non-volatile memory device is also described having a controller which senses the defective block latches, stores address data for each block having a set latch, and subsequently retrieves the stored address data to set the defective block latches based upon the address data.

摘要翻译： 方法和装置提供了具有多个非易失性存储元件的多个用户可访问块的非易失性存储器件中的缺陷块的改进的识别和隔离，其中每个块还具有相关联的缺陷块锁存器。 该方法提供了感测每个缺陷块锁存器以确定由于缺陷而是否设置了缺陷块锁存器，并且在临时片上存储器中存储与每个锁存器对应的地址数据。 该方法还包括基于地址数据检索地址数据和禁用缺陷块。 还描述了一种非易失性存储器件，其具有感测缺陷块锁存器的控制器，存储具有设置锁存器的每个块的地址数据，并且随后检索存储的地址数据，以基于地址数据设置缺陷块锁存器。

公开(公告)号：US20080062785A1

公开(公告)日：2008-03-13

申请号：US11531223

申请日：2006-09-12

申请人： Yan Li ,  Loc Tu ,  Charles Moana Hook

发明人： Yan Li ,  Loc Tu ,  Charles Moana Hook

IPC分类号： G11C29/00

CPC分类号： G11C29/34 ,  G11C29/40 ,  G11C2029/2602

摘要： High performance non-volatile memory devices have the programming voltages trimmed for individual types of memory pages and word lines. A group of word lines within each erasable block of memory are tested successive program loops to minimize the problem of incurring excessive number of erase/program cycles. An optimum programming voltage for a given type of memory pages is derived from statistical results of a sample of similar of memory pages.

摘要翻译： 高性能非易失性存储器件具有为各种类型的存储器页和字线而修整的编程电压。 在每个可擦除存储块内的一组字线被连续程序循环测试，以最大限度地减少过多的擦除/编程周期的问题。 对于给定类型的存储器页的最佳编程电压是从类似存储器页的样本的统计结果得出的。