公开(公告)号：US20070255903A1

公开(公告)日：2007-11-01

申请号：US11414240

申请日：2006-05-01

申请人： Meir Tsadik ,  Oded Norman ,  Ron Gabor

发明人： Meir Tsadik ,  Oded Norman ,  Ron Gabor

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F9/383 ,  G06F9/3455 ,  G06F9/3885

摘要： Devices, systems and methods of accessing a memory. For example, an apparatus includes: at least one buffer to store a data line read from a memory; and gatherer to store at least a portion of said data line and at least a portion of a previously read data line stored in said at least one buffer.

摘要翻译： 访问存储器的设备，系统和方法。 例如，一种装置包括：存储从存储器读取的数据线的至少一个缓冲器; 和收集器，以存储所述数据线的至少一部分和存储在所述至少一个缓冲器中的先前读取的数据线的至少一部分。

公开(公告)号：US20110216857A1

公开(公告)日：2011-09-08

申请号：US12717153

申请日：2010-03-04

申请人： MAXIM GOTMAN ,  RAN IRON ,  MEIR TSADIK ,  ASSAF TOUBOUL

发明人： MAXIM GOTMAN ,  RAN IRON ,  MEIR TSADIK ,  ASSAF TOUBOUL

IPC分类号： H04L1/18 ,  H04L1/00

CPC分类号： H04L1/0071 ,  H03M13/27 ,  H04L1/0047 ,  H04L25/03866 ,  H04L25/067

摘要： A receiver for wireless broadband telecommunication transmissions, the receiver including a demodulator for receiving transmitted modulated symbols, a channel deinterleaver memory coupled to the demodulator for receiving interleaved soft symbols and outputting deinterleaved soft symbols, an LLR calculator coupled to the channel deinterleaver memory for receiving the deinterleaved soft symbols and calculating LLRs therefore, a descrambler coupled to the LLR calculator for descrambling the LLRs, and an interleaved scrambling sequence generator coupled to the descrambler for generating an interleaved scrambling sequence and providing it to the descrambler.

摘要翻译： 一种用于无线宽带电信传输的接收机，所述接收机包括用于接收发射调制符号的解调器，耦合到解调器的信道解交织器存储器，用于接收交织的软符号并输出解交织的软符号;耦合到信道解交织器存储器的LLR计算器， 因此，解交织的软符号和计算LLR，耦合到用于解扰LLR的LLR计算器的解扰器，以及耦合到解扰器的交织加扰序列发生器，用于产生交织的加扰序列并将其提供给解扰器。

公开(公告)号：US5649208A

公开(公告)日：1997-07-15

申请号：US553012

申请日：1995-11-03

申请人： Gideon Intrater ,  Oved Oz ,  Meir Tsadik

发明人： Gideon Intrater ,  Oved Oz ,  Meir Tsadik

IPC分类号： G06F9/32 ,  G06F9/38 ,  G06F11/36 ,  G06F13/24 ,  G06F15/78 ,  H04L27/38 ,  G06F9/46

CPC分类号： G06F11/3648 ,  G06F11/3656 ,  G06F11/3664 ,  G06F13/24 ,  G06F15/7842 ,  G06F9/30167 ,  G06F9/32 ,  G06F9/3879 ,  H04L27/38

摘要： The central processing unit of an integrated circuit data processing system includes both means for processing a first non-maskable interrupt (NMI) request received by the data processing system on a first NMI request line and means for processing a second NMI request received by the data processing system on a second NMI request line different from the first NMI request line and within a predefined time period after receipt of the first NMI request. Both. NMI requests are serviced by the data processing system even if the second NMI request is received prior to completion of processing of the first request.

摘要翻译： 集成电路数据处理系统的中央处理单元包括用于处理由数据处理系统在第一NMI请求线上接收的第一不可屏蔽中断（NMI）请求的装置和用于处理由数据接收的第二NMI请求的装置的装置 处理系统在与第一NMI请求行不同的第二NMI请求行上并且在接收到第一NMI请求之后的预定时间段内。 都。 即使在完成第一个请求的处理之前接收到第二个NMI请求，NMI请求也由数据处理系统服务。

公开(公告)号：US08745291B2

公开(公告)日：2014-06-03

申请号：US13252276

申请日：2011-10-04

申请人： Meir Tsadik ,  Albert Yosher

发明人： Meir Tsadik ,  Albert Yosher

IPC分类号： G06F5/00

CPC分类号： G06F9/544 ,  G06F2209/548

摘要： Inter-processor communication (IPC) apparatus and a method for providing communication between two processors having a shared memory, the IPC apparatus including an arbitrated bus coupling the processors to one another and to the memory, a buffer in the shared memory associated with each processor, and at least one pair of First In First Out hardware units (FIFOs) coupled to each processor, the FIFOs holding pointers to addresses in the buffer associated with that processor, wherein a first of the pair of FIFOs (an empty buffer FIFO) is configured to hold pointers to empty portions of the buffer while the second of the pair of FIFOs (a message FIFO) is configured to hold pointers to portions of the buffer having data therein.

摘要翻译： 处理器间通信（IPC）装置和用于在具有共享存储器的两个处理器之间提供通信的方法，所述IPC设备包括将处理器彼此耦合并将存储器耦合到一起的仲裁总线，与每个处理器相关联的共享存储器中的缓冲器 以及耦合到每个处理器的至少一对先进先出硬件单元（FIFO），所述FIFO保存指向与所述处理器相关联的缓冲器中的地址的指针，其中所述一对FIFO（空缓冲FIFO）中的第一个是 配置为保持指针到缓冲器的空白部分，而该对FIFO中的第二个（消息FIFO）被配置为保持指向其中具有数据的缓冲器的指针。

公开(公告)号：US20130185345A1

公开(公告)日：2013-07-18

申请号：US13350850

申请日：2012-01-16

申请人： MEIR TSADIK ,  ASSAF TOUBOUL

发明人： MEIR TSADIK ,  ASSAF TOUBOUL

IPC分类号： G06F17/17 ,  G06F7/52 ,  G06F7/50 ,  G06F1/03

CPC分类号： G06F7/544

摘要： An algebraic processor as part of a wireless telecommunication system, including pre-computed Look Up Tables (LUT), used for computing a number of different functions using linear interpolation. Preferably, the step of computing is implemented in a multiplier-accumulator having a SIMD structure.

摘要翻译： 作为无线电信系统的一部分的代数处理器，包括预先计算的查找表（LUT），用于使用线性插值来计算多个不同的功能。 优选地，计算步骤在具有SIMD结构的乘法器累加器中实现。

公开(公告)号：US08406330B2

公开(公告)日：2013-03-26

申请号：US12838527

申请日：2010-07-19

申请人： Maxim Gotman ,  Meir Tsadik ,  Eran Richardson ,  Assaf Touboul

发明人： Maxim Gotman ,  Meir Tsadik ,  Eran Richardson ,  Assaf Touboul

IPC分类号： H04L5/12 ,  H04L23/02

CPC分类号： H04L1/0052 ,  H04L1/0071 ,  H04L1/1812 ,  H04L1/1845

摘要： A method and system for processing LLRs, in a receiver, of transmissions over a wireless telecommunication system, the method including receiving multiple soft symbols, selecting a set of appropriate instructions for LLR calculation for the soft symbols, arranging the soft symbols in a register of a processor according to the selected instructions, selecting an appropriate single instruction from the set of instructions to be implemented by the processor using the soft symbols in the register as operands, and calculating, by a computation unit, multiple LLR values for the multiple soft symbols, in parallel, by means of the selected instruction.

摘要翻译： 一种在无线电信系统中在接收机中处理LLR的方法和系统，所述方法包括接收多个软符号，为软符号选择用于LLR计算的适当指令集合，将软符号排列在 根据所选择的指令的处理器，从所述处理器使用所述寄存器中的所述软符号作为操作数，从所述指令集中选择适当的单个指令，并且由计算单元计算所述多个软符号的多个LLR值 并行地通过所选择的指令。

公开(公告)号：US20070078640A1

公开(公告)日：2007-04-05

申请号：US11231619

申请日：2005-09-21

申请人： Ron Gabor ,  Nathaniel Leibowitz ,  Meir Tsadik ,  Yoram Kulbak

发明人： Ron Gabor ,  Nathaniel Leibowitz ,  Meir Tsadik ,  Yoram Kulbak

IPC分类号： G06F13/10

CPC分类号： G06F11/3457 ,  G06F17/5022

摘要： An embodiment of the present invention is a technique to simulate performance of a multi-core system. A micro-architecture effect is estimated from each core in the multi-core system. A model of a memory hierarchy associated with each core is simulated. The simulated model of the memory hierarchy is superpositioned on the estimated micro-architecture effect to produce a performance figure for the multi-core system.

摘要翻译： 本发明的一个实施例是一种模拟多核系统性能的技术。 从多核系统中的每个核心估计微架构效应。 模拟与每个核心相关联的内存层次的模型。 存储器层次的模拟模型叠加在估计的微架构效应上，以产生多核系统的性能指标。

公开(公告)号：US09128924B2

公开(公告)日：2015-09-08

申请号：US13151325

申请日：2011-06-02

申请人： Meir Tsadik ,  Moshe Tanach ,  Assaf Touboul

发明人： Meir Tsadik ,  Moshe Tanach ,  Assaf Touboul

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： Apparatus and method for direct data transfer in a wireless broadband system having an operating system, the apparatus including a central processing unit (CPU), at least one dedicated Direct Memory Access unit (DMA) local to the CPU, coupled directly to the CPU, and a commands FIFO (First In First Out) receiving commands from the CPU and automatically transferring the commands in sequence to the DMA for implementation by the DMA, in the absence of intervention by the operating system.

摘要翻译： 在具有操作系统的无线宽带系统中进行直接数据传送的设备和方法，该设备包括中央处理单元（CPU），至少一个直接连接到CPU的CPU的专用直接存储器访问单元（DMA） 以及在没有操作系统干预的情况下，从CPU接收命令并自动将命令顺序传送到DMA以供DMA执行的命令FIFO（先进先出）。

公开(公告)号：US20130086286A1

公开(公告)日：2013-04-04

申请号：US13252276

申请日：2011-10-04

申请人： MEIR TSADIK ,  ALBERT YOSHER

发明人： MEIR TSADIK ,  ALBERT YOSHER

IPC分类号： G06F5/14

CPC分类号： G06F9/544 ,  G06F2209/548

摘要： Inter-processor communication (IPC) apparatus and a method for providing communication between two processors having a shared memory, the IPC apparatus including an arbitrated bus coupling the processors to one another and to the memory, a buffer in the shared memory associated with each processor, and at least one pair of First In First Out hardware units (FIFOs) coupled to each processor, the FIFOs holding pointers to addresses in the buffer associated with that processor, wherein a first of the pair of FIFOs (an empty buffer FIFO) is configured to hold pointers to empty portions of the buffer while the second of the pair of FIFOs (a message FIFO) is configured to hold pointers to portions of the buffer having data therein.

摘要翻译： 处理器间通信（IPC）装置和用于在具有共享存储器的两个处理器之间提供通信的方法，所述IPC设备包括将处理器彼此耦合并将存储器耦合到一起的仲裁总线，与每个处理器相关联的共享存储器中的缓冲器 以及耦合到每个处理器的至少一对先进先出硬件单元（FIFO），所述FIFO保存指向与所述处理器相关联的缓冲器中的地址的指针，其中所述一对FIFO（空缓冲FIFO）中的第一个是 配置为保持指针到缓冲器的空白部分，而该对FIFO中的第二个（消息FIFO）被配置为保持指向其中具有数据的缓冲器的指针。

公开(公告)号：US20120014478A1

公开(公告)日：2012-01-19

申请号：US12838527

申请日：2010-07-19

申请人： MAXIM GOTMAN ,  MEIR TSADIK ,  ERAN RICHARDSON ,  ASSAF TOUBOUL

发明人： MAXIM GOTMAN ,  MEIR TSADIK ,  ERAN RICHARDSON ,  ASSAF TOUBOUL

IPC分类号： H04L27/00

CPC分类号： H04L1/0052 ,  H04L1/0071 ,  H04L1/1812 ,  H04L1/1845

摘要： A method and system for processing LLRs, in a receiver, of transmissions over a wireless telecommunication system, the method including receiving multiple soft symbols, selecting a set of appropriate instructions for LLR calculation for the soft symbols, arranging the soft symbols in a register of a processor according to the selected instructions, selecting an appropriate single instruction from the set of instructions to be implemented by the processor using the soft symbols in the register as operands, and calculating, by a computation unit, multiple LLR values for the multiple soft symbols, in parallel, by means of the selected instruction.

摘要翻译： 一种在无线电信系统中在接收机中处理LLR的方法和系统，所述方法包括接收多个软符号，为软符号选择用于LLR计算的适当指令集合，将软符号排列在 根据所选择的指令的处理器，从所述处理器使用所述寄存器中的所述软符号作为操作数，从所述指令集中选择适当的单个指令，并且由计算单元计算所述多个软符号的多个LLR值 并行地通过所选择的指令。