公开(公告)号：US08250116B2

公开(公告)日：2012-08-21

申请号：US12319037

申请日：2008-12-31

申请人： Jane C. Mazzagatti ,  Tony Phan

发明人： Jane C. Mazzagatti ,  Tony Phan

IPC分类号： G06F17/30

CPC分类号： G06Q10/04

摘要： A data simulator receives a set of directives specified in a file and creates one or more datastreams from which a data structure may be built as specified by the directives. The directives may specify configuration settings, constants, changing fields, values and probabilities.

摘要翻译： 数据模拟器接收在文件中指定的一组指令，并创建一个或多个数据流，根据指令可以从中构建数据结构。 指令可以指定配置设置，常量，更改字段，值和概率。

公开(公告)号：US20070029611A1

公开(公告)日：2007-02-08

申请号：US11195283

申请日：2005-08-02

申请人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

发明人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

IPC分类号： H01L21/84 ,  H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/76838

摘要： The present invention provides an integrated circuit and a method of manufacture therefore. The integrated circuit (100, 1000), in one embodiment without limitation, includes a dielectric layer (120, 1020) located over a wafer substrate (110, 1010), and a semiconductor substrate (130, 1030) located over the dielectric layer (120, 1020), the semiconductor substrate (130, 1030) having one or more transistor devices (140, 1040) located therein or thereon. The integrated circuit (100, 1000) may further include an interconnect (170, 1053) extending entirely through the semiconductor substrate (130, 1030) and the dielectric layer (120, 1020), thereby electrically contacting the wafer substrate (110, 1010).

摘要翻译： 因此，本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100,1000）没有限制地包括位于晶片衬底（110,1010）之上的电介质层（120,1020），以及位于介电层上的半导体衬底（130,1030） 120,120），具有位于其中或其上的一个或多个晶体管器件（140,1040）的半导体衬底（130,1030）。 集成电路（100,1000）还可以包括完全延伸穿过半导体衬底（130,1030）和介电层（120,1020）的互连（170,1053），从而与晶片衬底（110,1010）电接触， 。

公开(公告)号：US06677686B1

公开(公告)日：2004-01-13

申请号：US09996472

申请日：2001-11-27

申请人： Trungnhan (Tony) Phan

发明人： Trungnhan (Tony) Phan

IPC分类号： H02J108

CPC分类号： H02J1/108 ,  Y10T307/258 ,  Y10T307/50

摘要： An electronic system includes a common power bus and a variable load connected to the common power bus. A first power supply output node and a first sense line node of a first power supply are connected to the common power bus. A second power supply output node and a second sense line node of a second power supply are connected to the common power bus. A sense line load adjustment circuit is linked to the common power bus, the first sense line node, and the second sense line node. The sense line load adjustment circuit is configured to generate a mirror voltage that provides a corrected reference voltage at the first sense line node and the second sense line node in the presence of a relatively small variable load.

摘要翻译： 电子系统包括公共电源总线和连接到公共电源总线的可变负载。 第一电源输出节点和第一电源的第一感测线路节点连接到公共电源总线。 第二电源输出节点和第二电源的第二感测线路节点连接到公共电源总线。 感测线负载调整电路连接到公共电源总线，第一感测线节点和第二感测线节点。 感测线负载调整电路被配置为产生在存在相对小的可变负载的情况下在第一感测线节点和第二感测线节点处提供校正参考电压的镜电压。

公开(公告)号：US20090023263A1

公开(公告)日：2009-01-22

申请号：US11779465

申请日：2007-07-18

申请人： Tony Phan ,  Kyle M. Flessner ,  Martin B. Mollat ,  Connie Wang ,  Arthur Pan ,  Eric William Beach ,  Michelle R. Keramidas ,  Karen Elizabeth Burks

发明人： Tony Phan ,  Kyle M. Flessner ,  Martin B. Mollat ,  Connie Wang ,  Arthur Pan ,  Eric William Beach ,  Michelle R. Keramidas ,  Karen Elizabeth Burks

IPC分类号： H01L21/02

CPC分类号： H01L28/20 ,  H01L21/8221 ,  H01L27/0688

摘要： A method for manufacturing a semiconductor device that method comprises forming a thin film resistor by a process that includes depositing a resistive material layer on a semiconductor substrate. The process also includes depositing an insulating layer on the resistive material layer, and performing a first dry etch process on the insulating layer to form an insulative body. The process further includes performing a second dry etch process on the resistive material layer to form a resistive body. The resistive body and the insulative body have substantially identical perimeters.

摘要翻译： 一种用于制造半导体器件的方法，该方法包括通过包括在半导体衬底上沉积电阻材料层的工艺来形成薄膜电阻器。 该方法还包括在电阻材料层上沉积绝缘层，以及在绝缘层上进行第一干蚀刻工艺以形成绝缘体。 该方法还包括在电阻材料层上执行第二干蚀刻工艺以形成电阻体。 电阻体和绝缘体具有基本相同的周长。

公开(公告)号：US20070045732A1

公开(公告)日：2007-03-01

申请号：US11196087

申请日：2005-08-03

申请人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

发明人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

IPC分类号： H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/84 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/535 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides an integrated circuit and a method of manufacture therefor. The integrated circuit (100), in one embodiment without limitation, includes a dielectric layer (120) located over a wafer substrate (110), and a semiconductor substrate (130) located over the dielectric layer (120), the semiconductor substrate (130) having one or more transistor devices (160) located therein or thereon. The integrated circuit (100) may further include an interconnect (180) extending entirely through the semiconductor substrate (130) and the dielectric layer (120), thereby electrically contacting the wafer substrate (110), and one or more isolation structures (150) extending entirely through the semiconductor substrate (130) to the dielectric layer (120).

摘要翻译： 本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100）在没有限制的情况下包括位于晶片衬底（110）之上的电介质层（120）和位于电介质层（120）上的半导体衬底（130），半导体衬底 ）具有位于其中或其上的一个或多个晶体管器件（160）。 集成电路（100）还可以包括完全延伸穿过半导体衬底（130）和电介质层（120）的互连（180），从而电接触晶片衬底（110）和一个或多个隔离结构（150） 完全延伸穿过半导体衬底（130）到介电层（120）。

公开(公告)号：US20060171221A1

公开(公告)日：2006-08-03

申请号：US11048027

申请日：2005-01-31

申请人： Martin Mollat ,  Milind Khandekar ,  Tony Phan ,  Kyle Flessner

发明人： Martin Mollat ,  Milind Khandekar ,  Tony Phan ,  Kyle Flessner

IPC分类号： G11C29/00

CPC分类号： G01R31/2894 ,  G01R31/311

摘要： The present invention provides a method for analyzing critical defects in analog integrated circuits. The method for analyzing critical defects, among other possible steps, may include fault testing a power field effect transistor (120) portion of an analog integrated circuit (115) to obtain electrical failure data. The method may further include performing an in-line optical inspection of the analog integrated circuit (115) to obtain physical defect data, and correlating the electrical failure data and physical defect data to analyze critical defects.

摘要翻译： 本发明提供了一种用于分析模拟集成电路中的关键缺陷的方法。 用于分析关键缺陷的方法以及其他可能的步骤可以包括对模拟集成电路（115）的功率场效应晶体管（120）部分进行故障测试以获得电气故障数据。 该方法还可以包括执行模拟集成电路（115）的在线光学检查以获得物理缺陷数据，以及将电故障数据和物理缺陷数据相关联以分析关键缺陷。

公开(公告)号：US20050221571A1

公开(公告)日：2005-10-06

申请号：US10814673

申请日：2004-03-30

申请人： Richard Irwin ,  Tony Phan ,  Hong-Ryong Kim ,  Ming-Yeh Chuang ,  Jennifer Dumin ,  Patrick Jones ,  Fredric Bailey

发明人： Richard Irwin ,  Tony Phan ,  Hong-Ryong Kim ,  Ming-Yeh Chuang ,  Jennifer Dumin ,  Patrick Jones ,  Fredric Bailey

IPC分类号： H01L21/20 ,  H01L21/329 ,  H01L29/47 ,  H01L29/80 ,  H01L29/872 ,  H01L29/93 ,  H01L31/112

CPC分类号： H01L29/66143 ,  H01L29/47 ,  H01L29/872

摘要： An embodiment of the invention is a Schottky diode 22 having a semiconductor substrate 3, a first metal 24, a barrier layer 26, and second metal 28. Another embodiment of the invention is a method of manufacturing a Schottky diode 22 that includes providing a semiconductor substrate 3, forming a barrier layer 26 over the semiconductor substrate 3, forming a first metal layer 23 over the semiconductor substrate 3, annealing the semiconductor substrate 3 to form areas 24 of reacted first metal and areas 23 of un-reacted first metal, and removing selected areas 23 of the un-reacted first metal. The method further includes forming a second metal layer 30 over the semiconductor substrate 3 and annealing the semiconductor substrate 3 to form areas 28 of reacted second metal and areas 30 of un-reacted second metal

摘要翻译： 本发明的实施例是具有半导体衬底3，第一金属24，阻挡层26和第二金属28的肖特基二极管22。 本发明的另一实施例是制造肖特基二极管22的方法，其包括提供半导体衬底3，在半导体衬底3上形成阻挡层26，在半导体衬底3上方形成第一金属层23，退火半导体衬底3 以形成反应的第一金属的区域24和未反应的第一金属的区域23，并且去除未反应的第一金属的选定区域23。 该方法还包括在半导体衬底3上形成第二金属层30并退火半导体衬底3以形成反应的第二金属的区域28和未反应的第二金属的区域30

公开(公告)号：US07838429B2

公开(公告)日：2010-11-23

申请号：US11779465

申请日：2007-07-18

申请人： Tony Phan ,  Kyle M. Flessner ,  Martin B. Mollat ,  Connie Wang ,  Arthur Pan ,  Eric William Beach ,  Michelle R. Keramidas ,  Karen Elizabeth Burks

发明人： Tony Phan ,  Kyle M. Flessner ,  Martin B. Mollat ,  Connie Wang ,  Arthur Pan ,  Eric William Beach ,  Michelle R. Keramidas ,  Karen Elizabeth Burks

IPC分类号： H01L21/302

CPC分类号： H01L28/20 ,  H01L21/8221 ,  H01L27/0688

摘要： A method for manufacturing a semiconductor device that method comprises forming a thin film resistor by a process that includes depositing a resistive material layer on a semiconductor substrate. The process also includes depositing an insulating layer on the resistive material layer, and performing a first dry etch process on the insulating layer to form an insulative body. The process further includes performing a second dry etch process on the resistive material layer to form a resistive body. The resistive body and the insulative body have substantially identical perimeters.

摘要翻译： 一种用于制造半导体器件的方法，该方法包括通过包括在半导体衬底上沉积电阻材料层的工艺来形成薄膜电阻器。 该方法还包括在电阻材料层上沉积绝缘层，以及在绝缘层上进行第一干蚀刻工艺以形成绝缘体。 该方法还包括在电阻材料层上执行第二干蚀刻工艺以形成电阻体。 电阻体和绝缘体具有基本相同的周长。

公开(公告)号：US20070102017A1

公开(公告)日：2007-05-10

申请号：US11500918

申请日：2006-08-09

申请人： Timothy Sherwood ,  Firooz Rasouli ,  Ping Li ,  Don Miser ,  Joe Mohajer ,  Bruce Waymack ,  Tony Phan ,  Tracy Madison ,  John Tilley ,  Yezdi Pithawalla

发明人： Timothy Sherwood ,  Firooz Rasouli ,  Ping Li ,  Don Miser ,  Joe Mohajer ,  Bruce Waymack ,  Tony Phan ,  Tracy Madison ,  John Tilley ,  Yezdi Pithawalla

IPC分类号： A24D1/02

CPC分类号： A24D1/02 ,  A24C5/005 ,  A24D1/025 ,  A24D1/16

摘要： A cigarette and cigarette paper have a plurality of multilayer bands formed by printing a highly viscous aqueous film-forming composition. After heating the composition to lower its viscosity, the bands are applied to the cigarette paper by gravure printing the composition. The composition is quenched and gelatinized by contact with the cool cigarette paper reducing absorption of water by the paper and reducing wrinkling, cockling, and waviness. Multiple gravure printed layers may be used to form the bands.

摘要翻译： 香烟和卷烟纸具有通过印刷高粘度的含水成膜组合物形成的多个多层带。 在加热组合物以降低其粘度之后，通过凹版印刷该组合物将带施加到卷烟纸上。 通过与冷卷烟纸的接触来淬灭和胶凝组合物，减少纸张吸收水分并减少皱纹，起皱和波纹。 可以使用多个凹版印刷层来形成带。

公开(公告)号：US20060040458A1

公开(公告)日：2006-02-23

申请号：US10921745

申请日：2004-08-19

申请人： Tony Phan ,  Daniel Tsai

发明人： Tony Phan ,  Daniel Tsai

IPC分类号： H01L21/461

CPC分类号： H01L21/32139 ,  H01L21/32136 ,  H01L27/016 ,  H01L28/24

摘要： A method of fabricating a thin film resistor (100). The resistor material (104), e.g., NiCr, is deposited. A hard mask material (106), e.g., TiW, may be deposited over the resistor material (104). The resistor material (104) and hard mask material (106) are patterned and sputter etched to form the resistor body. For example, a sputter etch chemistry comprising BCl3, Cl2, and Ar may be used to etch the resistor material.

摘要翻译： 一种制造薄膜电阻器（100）的方法。 沉积例如NiCr的电阻材料（104）。 诸如TiW的硬掩模材料（106）可以沉积在电阻材料（104）上。 对电阻材料（104）和硬掩模材料（106）进行图案化和溅射蚀刻以形成电阻体。 例如，可以使用包括BCl 3，Cl 2和Ar的溅射蚀刻化学蚀刻电阻材料。