公开(公告)号：US20070045732A1

公开(公告)日：2007-03-01

申请号：US11196087

申请日：2005-08-03

申请人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

发明人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

IPC分类号： H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/84 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/535 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides an integrated circuit and a method of manufacture therefor. The integrated circuit (100), in one embodiment without limitation, includes a dielectric layer (120) located over a wafer substrate (110), and a semiconductor substrate (130) located over the dielectric layer (120), the semiconductor substrate (130) having one or more transistor devices (160) located therein or thereon. The integrated circuit (100) may further include an interconnect (180) extending entirely through the semiconductor substrate (130) and the dielectric layer (120), thereby electrically contacting the wafer substrate (110), and one or more isolation structures (150) extending entirely through the semiconductor substrate (130) to the dielectric layer (120).

摘要翻译： 本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100）在没有限制的情况下包括位于晶片衬底（110）之上的电介质层（120）和位于电介质层（120）上的半导体衬底（130），半导体衬底 ）具有位于其中或其上的一个或多个晶体管器件（160）。 集成电路（100）还可以包括完全延伸穿过半导体衬底（130）和电介质层（120）的互连（180），从而电接触晶片衬底（110）和一个或多个隔离结构（150） 完全延伸穿过半导体衬底（130）到介电层（120）。

公开(公告)号：US20070029611A1

公开(公告)日：2007-02-08

申请号：US11195283

申请日：2005-08-02

申请人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

发明人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

IPC分类号： H01L21/84 ,  H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/76838

摘要： The present invention provides an integrated circuit and a method of manufacture therefore. The integrated circuit (100, 1000), in one embodiment without limitation, includes a dielectric layer (120, 1020) located over a wafer substrate (110, 1010), and a semiconductor substrate (130, 1030) located over the dielectric layer (120, 1020), the semiconductor substrate (130, 1030) having one or more transistor devices (140, 1040) located therein or thereon. The integrated circuit (100, 1000) may further include an interconnect (170, 1053) extending entirely through the semiconductor substrate (130, 1030) and the dielectric layer (120, 1020), thereby electrically contacting the wafer substrate (110, 1010).

摘要翻译： 因此，本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100,1000）没有限制地包括位于晶片衬底（110,1010）之上的电介质层（120,1020），以及位于介电层上的半导体衬底（130,1030） 120,120），具有位于其中或其上的一个或多个晶体管器件（140,1040）的半导体衬底（130,1030）。 集成电路（100,1000）还可以包括完全延伸穿过半导体衬底（130,1030）和介电层（120,1020）的互连（170,1053），从而与晶片衬底（110,1010）电接触， 。

公开(公告)号：US06856000B2

公开(公告)日：2005-02-15

申请号：US10266476

申请日：2002-10-08

申请人： Joe R. Trogolo ,  William Loftin ,  William F. Kyser, Jr.

发明人： Joe R. Trogolo ,  William Loftin ,  William F. Kyser, Jr.

IPC分类号： H01L21/331 ,  H01L21/8228 ,  H01L27/082 ,  H01L29/08 ,  H01L29/73

CPC分类号： H01L29/66287 ,  H01L21/82285 ,  H01L27/0826 ,  H01L29/0804

摘要： An interfacial oxide layer (185) is formed in the emitter regions of the NPN transistor (280, 220) and the PNP transistor (290, 200). Fluorine is selectively introduced into the polysilicon emitter region of the NPN transistor (220) to reduce the 1/f noise in the NPN transistor.

摘要翻译： 在NPN晶体管（280,220）和PNP晶体管（290,200）的发射极区域中形成界面氧化物层（185）。 氟选择性地引入到NPN晶体管（220）的多晶硅发射极区域中，以降低NPN晶体管中的1 / f噪声。

公开(公告)号：US07195984B2

公开(公告)日：2007-03-27

申请号：US10994563

申请日：2004-11-22

申请人： Joe R. Trogolo ,  William Loftin ,  William F. Kyser, Jr.

发明人： Joe R. Trogolo ,  William Loftin ,  William F. Kyser, Jr.

IPC分类号： H01L21/339

CPC分类号： H01L29/66287 ,  H01L21/82285 ,  H01L27/0826 ,  H01L29/0804

摘要： An interfacial oxide layer (185) is formed in the emitter regions of the NPN transistor (280, 220) and the PNP transistor (290, 200). Fluorine is selectively introduced into the polysilicon emitter region of the NPN transistor (220) to reduce the 1/f noise in the NPN transistor.

摘要翻译： 在NPN晶体管（280,220）和PNP晶体管（290,200）的发射极区域中形成界面氧化物层（185）。 氟选择性地引入到NPN晶体管（220）的多晶硅发射极区域中，以降低NPN晶体管中的1 / f噪声。

公开(公告)号：US20050087812A1

公开(公告)日：2005-04-28

申请号：US10994563

申请日：2004-11-22

申请人： Joe Trogolo ,  William Loftin ,  William Kyser

发明人： Joe Trogolo ,  William Loftin ,  William Kyser

IPC分类号： H01L21/331 ,  H01L21/8228 ,  H01L27/082 ,  H01L29/08 ,  H01L29/74

CPC分类号： H01L29/66287 ,  H01L21/82285 ,  H01L27/0826 ,  H01L29/0804

摘要： An interfacial oxide layer (185) is formed in the emitter regions of the NPN transistor (280, 220) and the PNP transistor (290, 200). Fluorine is selectively introduced into the polysilicon emitter region of the NPN transistor (220) to reduce the 1/f noise in the NPN transistor.

摘要翻译： 在NPN晶体管（280,220）和PNP晶体管（290,200）的发射极区域中形成界面氧化物层（185）。 氟选择性地引入到NPN晶体管（220）的多晶硅发射极区域中，以降低NPN晶体管中的1 / f噪声。

公开(公告)号：US20050040489A1

公开(公告)日：2005-02-24

申请号：US10644536

申请日：2003-08-20

申请人： Ming-Yeh Chuang ,  William Loftin ,  Scott Montgomery

发明人： Ming-Yeh Chuang ,  William Loftin ,  Scott Montgomery

IPC分类号： H01L27/06 ,  H01L27/08 ,  H01L29/872 ,  H01L27/095

CPC分类号： H01L27/0629 ,  H01L27/0814 ,  H01L29/872 ,  Y10S438/983

摘要： The present invention provides a diode 200 that includes a substrate 215 doped with a first type dopant and a double implanted guard ring 245 located within the substrate and doped with a second type dopant opposite the first type dopant and having a first doped profile region 245a and a second doped profile region 245b. The present invention also includes a method of manufacturing this diode and an integrated circuit that utilizes this diode 200 within a CMOS and bipolar transistor integrated circuit 600.

摘要翻译： 本发明提供一种二极管200，其包括掺杂有第一类型掺杂剂的衬底215和位于衬底内的双注入保护环245，并掺杂有与第一类型掺杂剂相反的第二类型掺杂剂，并且具有第一掺杂分布区域245a和 第二掺杂分布区域245b。 本发明还包括制造该二极管的方法和在CMOS和双极晶体管集成电路600内利用该二极管200的集成电路。