公开(公告)号：US20100279498A1

公开(公告)日：2010-11-04

申请号：US12815407

申请日：2010-06-15

申请人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

IPC分类号： H01L21/28

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/28562 ,  H01L21/76852 ,  H01L23/53266 ,  H01L29/495 ,  H01L29/4966 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming a semiconductor structure is provided. The method includes providing a substrate; forming a dielectric layer on the substrate; forming a conductor pattern on a main surface of the dielectric layer, the conductor pattern having a top surface and sidewalls; and performing a selective atomic layer deposition (ALD) process to selectively deposit a conformal metal layer onto the top surface and sidewalls of the conductor pattern, but without depositing onto the main surface of the dielectric layer substantially.

摘要翻译： 提供一种形成半导体结构的方法。 该方法包括提供基板; 在基板上形成电介质层; 在所述电介质层的主表面上形成导体图案，所述导体图案具有顶表面和侧壁; 并且执行选择性原子层沉积（ALD）工艺以选择性地将共形金属层沉积到导体图案的顶表面和侧壁上，但是基本上不沉积到介电层的主表面上。

公开(公告)号：US20070125748A1

公开(公告)日：2007-06-07

申请号：US11295726

申请日：2005-12-07

申请人： Yi-Jen Lo ,  Axel Buerke ,  Sven Schmidbauer ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Axel Buerke ,  Sven Schmidbauer ,  Chiang-Hung Lin

IPC分类号： G01L21/30 ,  C23F1/00 ,  H01L21/302 ,  B44C1/22

CPC分类号： H01L21/02186 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/2855 ,  H01L21/318 ,  H01L21/321 ,  H01L21/76846 ,  H01L21/76862 ,  H01L21/76867

摘要： A method for controlling a thickness of a first layer of an electrical contact of a semiconductor device, whereby the semiconductor device comprises a semiconductor layer, a first layer and a second layer, whereby at least a part of the semi-conductor layer is covered with the first layer, whereby at least a part of the first layer is covered with the second layer, whereby the second layer is exposed to a plasma gas, whereby an upper face of the first layer adjacent to the second layer is treated by the plasma gas and an interlayer is generated between the first and the second layer reducing the thickness of the first layer.

摘要翻译： 一种用于控制半导体器件的电接触的第一层的厚度的方法，由此所述半导体器件包括半导体层，第一层和第二层，由此半导体层的至少一部分被覆盖 第一层，其中第一层的至少一部分被第二层覆盖，由此第二层暴露于等离子体气体，由此与第二层相邻的第一层的上表面被等离子体气体 并且在第一和第二层之间产生中间层，从而减小第一层的厚度。

公开(公告)号：US20100276764A1

公开(公告)日：2010-11-04

申请号：US12434688

申请日：2009-05-04

申请人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

IPC分类号： H01L29/78

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/28562 ,  H01L21/76852 ,  H01L23/53266 ,  H01L29/495 ,  H01L29/4966 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor structure is provided. The semiconductor structure includes a substrate; a dielectric layer overlying the substrate; a conductor pattern on a main surface of the dielectric layer, the conductor pattern having a top surface and sidewalls; and a conformal metal layer selectively deposited on the top surface and sidewalls, but without deposited on the main surface of the dielectric layer substantially.

摘要翻译： 提供半导体结构。 半导体结构包括基板; 覆盖衬底的电介质层; 电介质层的主表面上的导体图案，导体图案具有顶表面和侧壁; 以及保形金属层，其选择性地沉积在顶表面和侧壁上，但基本上不沉积在介电层的主表面上。

公开(公告)号：US08003528B2

公开(公告)日：2011-08-23

申请号：US12815407

申请日：2010-06-15

申请人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Yu-Shan Chiu ,  Kuo-Hui Su ,  Chiang-Hung Lin

IPC分类号： H01L21/443

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/28562 ,  H01L21/76852 ,  H01L23/53266 ,  H01L29/495 ,  H01L29/4966 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming a semiconductor structure is provided. The method includes providing a substrate; forming a dielectric layer on the substrate; forming a conductor pattern on a main surface of the dielectric layer, the conductor pattern having a top surface and sidewalls; and performing a selective atomic layer deposition (ALD) process to selectively deposit a conformal metal layer onto the top surface and sidewalls of the conductor pattern, but without depositing onto the main surface of the dielectric layer substantially.

摘要翻译： 提供一种形成半导体结构的方法。 该方法包括提供基板; 在基板上形成电介质层; 在所述电介质层的主表面上形成导体图案，所述导体图案具有顶表面和侧壁; 并且执行选择性原子层沉积（ALD）工艺以选择性地将共形金属层沉积到导体图案的顶表面和侧壁上，但是基本上不沉积到介电层的主表面上。

公开(公告)号：US20130249047A1

公开(公告)日：2013-09-26

申请号：US13429444

申请日：2012-03-26

申请人： Chih-Hsiung Hung ,  Yi-Jen Lo

发明人： Chih-Hsiung Hung ,  Yi-Jen Lo

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76898

摘要： A through silicon via structure is provided, including a substrate, an isolation layer, a conductive layer and a dielectric layer. The substrate has a through-hole therein. The isolation layer is disposed on two sidewalls of the through-hole. The conductive layer is disposed in the through-hole and covers the isolation layer, and the conductive layer includes a first portion and a second portion, wherein the first portion fills a portion of the through-hole, and the second portion is located on the sidewalls in the other portion of the through-hole, such that the conductive layer has a concave part. The dielectric layer is disposed in the concave part and fills the concave part.

摘要翻译： 提供了通过硅通孔结构，包括衬底，隔离层，导电层和电介质层。 基板在其中具有通孔。 隔离层设置在通孔的两个侧壁上。 导电层设置在通孔中并覆盖隔离层，导电层包括第一部分和第二部分，其中第一部分填充通孔的一部分，第二部分位于第二部分 在通孔的另一部分中的侧壁，使得导电层具有凹部。 电介质层设置在凹部中并填充凹部。

公开(公告)号：US20100240214A1

公开(公告)日：2010-09-23

申请号：US12501125

申请日：2009-07-10

申请人： YuShan Chiu ,  Yi-Jen Lo

发明人： YuShan Chiu ,  Yi-Jen Lo

IPC分类号： H01L21/3205 ,  C23C16/44

CPC分类号： H01L21/76846 ,  C23C14/16 ,  C23C14/586 ,  C23C16/34 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76864

摘要： A method of forming the multi metal layers thin film has Ti sputtered on top surface of a substrate by PVD first. Then, Ti is transformed into TiN via CVD. Thus, by skipping the extra process steps of wafer cleaning and surface treating, the method not only solves the stress problems between two different metal layers but also improves the cycle time and particle performance for the production without any yield impact.

摘要翻译： 形成多金属层薄膜的方法首先通过PVD溅射在基板的顶表面上。 然后，通过CVD将Ti转变成TiN。 因此，通过跳过晶片清洗和表面处理的额外工艺步骤，该方法不仅解决了两种不同金属层之间的应力问题，而且改善了生产中的循环时间和颗粒性能，而没有任何产量影响。

公开(公告)号：US07341950B2

公开(公告)日：2008-03-11

申请号：US11295726

申请日：2005-12-07

申请人： Yi-Jen Lo ,  Axel Buerke ,  Sven Schmidbauer ,  Chiang-Hung Lin

发明人： Yi-Jen Lo ,  Axel Buerke ,  Sven Schmidbauer ,  Chiang-Hung Lin

IPC分类号： H01L21/302

CPC分类号： H01L21/02186 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/2855 ,  H01L21/318 ,  H01L21/321 ,  H01L21/76846 ,  H01L21/76862 ,  H01L21/76867

摘要： A method for controlling a thickness of a first layer of an electrical contact of a semiconductor device, whereby the semiconductor device comprises a semiconductor layer, a first layer and a second layer, whereby at least a part of the semi-conductor layer is covered with the first layer, whereby at least a part of the first layer is covered with the second layer, whereby the second layer is exposed to a plasma gas, whereby an upper face of the first layer adjacent to the second layer is treated by the plasma gas and an interlayer is generated between the first and the second layer reducing the thickness of the first layer.

摘要翻译： 一种用于控制半导体器件的电接触的第一层的厚度的方法，由此所述半导体器件包括半导体层，第一层和第二层，由此半导体层的至少一部分被覆盖 第一层，其中第一层的至少一部分被第二层覆盖，由此第二层暴露于等离子体气体，由此与第二层相邻的第一层的上表面被等离子体气体 并且在第一和第二层之间产生中间层，从而减小第一层的厚度。