公开(公告)号：US07391829B2

公开(公告)日：2008-06-24

申请号：US10612864

申请日：2003-07-02

申请人： Alok Tripathi ,  Ken Drottar ,  Dave Dunning

发明人： Alok Tripathi ,  Ken Drottar ,  Dave Dunning

IPC分类号： H04L7/00

CPC分类号： H04L25/03885 ,  H03H21/0001

摘要： In some embodiments, a frequency dependent gain circuit is coupled to an output of an amplifier. The gain circuit provides at least two ranges of frequency dependent gain characteristics in response to the output of the amplifier. A control circuit provides one of the at feast two gain values as an output. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，频率相关增益电路耦合到放大器的输出端。 增益电路响应于放大器的输出而提供至少两个频率相关增益特性的范围。 控制电路提供了两个增益值中的一个作为输出。 描述和要求保护其他实施例。

公开(公告)号：US20050002479A1

公开(公告)日：2005-01-06

申请号：US10612864

申请日：2003-07-02

申请人： Alok Tripathi ,  Ken Drottar ,  Dave Dunning

发明人： Alok Tripathi ,  Ken Drottar ,  Dave Dunning

IPC分类号： H03H7/12 ,  H03H21/00 ,  H04L25/03 ,  H04L27/08

CPC分类号： H04L25/03885 ,  H03H21/0001

摘要： In some embodiments, a frequency dependent gain circuit is coupled to an output of an amplifier. The gain circuit provides at least two ranges of frequency dependent gain characteristics in response to the output of the amplifier. A control circuit provides one of the at feast two gain values as an output. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，频率相关增益电路耦合到放大器的输出端。 增益电路响应于放大器的输出而提供至少两个频率相关增益特性的范围。 控制电路提供了两个增益值中的一个作为输出。 描述和要求保护其他实施例。

公开(公告)号：US07474714B2

公开(公告)日：2009-01-06

申请号：US10334935

申请日：2002-12-31

申请人： Chamath Abhayagunawardhana ,  Dave Dunning ,  Sanjay Dabral ,  Ken Drottar

发明人： Chamath Abhayagunawardhana ,  Dave Dunning ,  Sanjay Dabral ,  Ken Drottar

IPC分类号： H04L27/00

CPC分类号： H04L7/033

摘要： A receiving device within a digital electronic system includes a sampling unit, a voter block, and a local clock phase adjustment unit. The sampling unit samples an input line at three points in time at intervals of one half of a bit period. The sampling unit delivers the values obtained in the sampling process to the voter block. The voter block determines whether to deliver an up or a down vote to the local clock phase adjustment unit. The voter block communicates with the local clock phase adjustment unit via up and down control signals. The local clock phase adjustment unit determines whether the local clock phase should be adjusted, and if so, whether to advance or delay the local clock phase. If certain meta-stable conditions are observed by the voter block, the voter block will vote in one direction in order to push the system out of the meta-stable condition.

摘要翻译： 数字电子系统内的接收装置包括采样单元，选举块和本地时钟相位调整单元。 采样单元在三个时间点以一个位周期的一半的间隔对输入行进行采样。 采样单元将采样过程中获得的值传递给选举块。 选民块决定是否向本地时钟相位调整单位输出向上或向下的投票。 选举块通过上下控制信号与本地时钟相位调整单元进行通信。 本地时钟相位调整单元确定是否应调整本地时钟相位，如果是，是否提前或延迟本地时钟相位。 如果选民块观察到某些元稳定条件，则选民块将以一个方向投票，以将该制度推出元稳定状态。

公开(公告)号：US20050201454A1

公开(公告)日：2005-09-15

申请号：US10798557

申请日：2004-03-12

申请人： Santanu Chaudhuri ,  James McCall ,  Konika Ganguly ,  Michael Gutzmann ,  Sanjay Dabral ,  Ken Drottar ,  Alok Tripathi ,  Kersi Vakil

发明人： Santanu Chaudhuri ,  James McCall ,  Konika Ganguly ,  Michael Gutzmann ,  Sanjay Dabral ,  Ken Drottar ,  Alok Tripathi ,  Kersi Vakil

IPC分类号： H04L25/03 ,  H04L27/01 ,  H03K5/159

CPC分类号： H04L25/03343 ,  H04L27/01 ,  H04L2025/03477 ,  H04L2025/03764 ,  H04L2025/03802

摘要： A method to calibrate an equalizer for communicating signals over a data link between a transmitter and receiver includes measuring loss in the link and automatically determining a multi-tap equalization setting for the transmitter based on the measured loss. The multi-tap equalization setting may be determined using a look-up table, which stores a plurality of equalization settings for a respective number of link loss values. Once the equalization setting matching the measured link loss is found in the table, the equalizer can be optimally set to reduce or eliminate intersymbol and other types of interference.

摘要翻译： 校准用于在发射机和接收机之间的数据链路上传送信号的均衡器的方法包括测量链路中的损耗并基于测量的损耗自动确定发射机的多抽头均衡设置。 可以使用查找表来确定多抽头均衡设置，该查找表存储针对相应数量的链路丢失值的多个均衡设置。 一旦与测量的链路损耗匹配的均衡设置在表中找到，则均衡器可以被最优化地设置，以减少或消除符号间隔和其他类型的干扰。

公开(公告)号：US06801043B2

公开(公告)日：2004-10-05

申请号：US10326739

申请日：2002-12-20

申请人： Alok Tripathi ,  Ken Drottar

发明人： Alok Tripathi ,  Ken Drottar

IPC分类号： G01R2726

CPC分类号： H04L25/0288 ,  H04L25/03885

摘要： According to some embodiments, time domain reflectometry based transmitter equalization is provided. For example, a reflection detector in a transmitter may detect a reflection signal associated with a calibration signal that was transmitted via an interconnect. The reflection detector may then provide filter information to a transmitting unit to facilitate a transmission of data to a remote receiver via the interconnect. According to some embodiments, the receiver adjusts a termination impedance before the calibration signal is transmitted.

摘要翻译： 根据一些实施例，提供了基于时域反射计的发射机均衡。 例如，发射机中的反射检测器可以检测与通过互连传输的校准信号相关联的反射信号。 然后，反射检测器可以向发射单元提供滤波器信息，以促进经由互连将数据传输到远程接收器。 根据一些实施例，接收机在发送校准信号之前调整终端阻抗。

公开(公告)号：US07436215B2

公开(公告)日：2008-10-14

申请号：US10676712

申请日：2003-09-30

申请人： Ken Drottar ,  Zale T Schoenborn

发明人： Ken Drottar ,  Zale T Schoenborn

IPC分类号： H03K19/094 ,  H03K19/0175 ,  H03K19/20

CPC分类号： H03F3/3055 ,  H03F3/24 ,  H03F3/60 ,  H03F2200/423 ,  H04B2001/0408

摘要： In some embodiments, a transmitter includes a first circuit coupled to an input port of the transmitter, and a second circuit coupled to the first circuit and to an output port of the transmitter, wherein the first circuit is sized with respect to the second circuit such that for a pulse signal applied to the input port, the transmitter generates an output signal having a rise-time and a fall-time that are substantially equal at the output port.

摘要翻译： 在一些实施例中，发射机包括耦合到发射机的输入端口的第一电路和耦合到第一电路和发射机的输出端口的第二电路，其中第一电路的尺寸相对于第二电路的尺寸如 对于施加到输入端口的脉冲信号，发射器产生具有在输出端口处基本相等的上升时间和下降时间的输出信号。

公开(公告)号：US20080231331A1

公开(公告)日：2008-09-25

申请号：US11726911

申请日：2007-03-22

申请人： Vishnu Balraj ,  Terry Baucom ,  Amir Bashir ,  Huimin Chen ,  Ken Drottar ,  Naveed Khan ,  Duane Quiet ,  Andrew M. Volk

发明人： Vishnu Balraj ,  Terry Baucom ,  Amir Bashir ,  Huimin Chen ,  Ken Drottar ,  Naveed Khan ,  Duane Quiet ,  Andrew M. Volk

IPC分类号： H03L7/00

CPC分类号： H03L7/08 ,  G06F1/04 ,  H03K5/156 ,  H03K7/06

摘要： Disclosed are embodiments of methods and circuits to generate spread spectrum clocks.

摘要翻译： 公开了用于产生扩频时钟的方法和电路的实施例。

公开(公告)号：US07227414B2

公开(公告)日：2007-06-05

申请号：US10607799

申请日：2003-06-27

申请人： Ken Drottar

发明人： Ken Drottar

IPC分类号： H03F3/16

CPC分类号： H03F1/42 ,  H03F1/086 ,  H03F1/34 ,  H03F1/342 ,  H03F3/16 ,  H03F3/45237 ,  H03F2200/36 ,  H03K19/018528

摘要： In some embodiments an apparatus includes an amplifier, a first inverter having an input coupled to an output of the amplifier, and a second inverter having an input coupled to an output of the first inverter and an output, where the output of the second inverter is fed back to an input of the amplifier. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，一种装置包括放大器，具有耦合到放大器的输出的输入的第一反相器和具有耦合到第一反相器的输出的输入的第二反相器和输出，其中第二反相器的输出 反馈到放大器的输入。 描述和要求保护其他实施例。

公开(公告)号：US07203853B2

公开(公告)日：2007-04-10

申请号：US10302295

申请日：2002-11-22

申请人： Andrew W. Martwick ,  Ken Drottar ,  David S. Dunning ,  Zale T. Schoenborn ,  Andrew M. Volk ,  Ronald W. Swartz ,  Dennis J. Miller

发明人： Andrew W. Martwick ,  Ken Drottar ,  David S. Dunning ,  Zale T. Schoenborn ,  Andrew M. Volk ,  Ronald W. Swartz ,  Dennis J. Miller

IPC分类号： G06F12/00

CPC分类号： G06F1/3209 ,  G06F1/325 ,  G06F1/3253 ,  Y02D10/151

摘要： An apparatus and method for low latency power management on a serial data link are described. In one embodiment, the method includes the detection of an electrical idle exit condition during receiver operation in an electrical idle state. Once detected, data synchronization is performed according to one or more received data synchronization training patterns. Finally, when the synchronization is performed within a determined synchronization re-establishment period, the receiver will resume operation according to a normal power state. Accordingly, the embodiment described illustrates an open loop, low latency power resumption operation for power management within 3GIO links.

摘要翻译： 描述了串行数据链路上的低延迟功率管理的装置和方法。 在一个实施例中，该方法包括在电气空闲状态期间在接收机操作期间检测电空闲出口状况。 一旦检测到，则根据一个或多个接收到的数据同步训练模式执行数据同步。 最后，当在确定的同步重建周期内执行同步时，接收机将根据正常功率状态恢复操作。 因此，所描述的实施例示出了3GIO链路内的电源管理的开环低延迟功率恢复操作。

公开(公告)号：US06687840B1

公开(公告)日：2004-02-03

申请号：US09557099

申请日：2000-04-21

申请人： Ken Drottar ,  David S. Dunning

发明人： Ken Drottar ,  David S. Dunning

IPC分类号： G06F1342

CPC分类号： H04L47/10 ,  H04L69/14 ,  H04L69/324 ,  Y02D50/30

摘要： A method, apparatus, and system are provided for multi-link extensions and bundle skew management. According to one embodiment, multiple parallel links between two or more devices are combined into a single channel, and cells on the various links are received in a round-robin order, and variations in flight time between the various links are compensated through a timer at each receive port of the bundle.

摘要翻译： 提供了一种方法，装置和系统用于多链路扩展和捆绑偏移管理。 根据一个实施例，两个或多个设备之间的多个并行链路被组合成单个信道，并且以循环次序接收各个链路上的小区，并且通过定时器在各个链路之间的飞行时间的变化被补偿 每个接收端口的捆绑。