利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

143 条记录 (耗时 0.025 秒)

    ULTRA-THIN SOI CMOS WITH RAISED EPITAXIAL SOURCE AND DRAIN AND EMBEDDED SIGE PFET EXTENSION
    2.
    发明申请
    ULTRA-THIN SOI CMOS WITH RAISED EPITAXIAL SOURCE AND DRAIN AND EMBEDDED SIGE PFET EXTENSION 审中-公开
    具有增加的外延源和漏极和嵌入式信号扩展的超薄SOI CMOS

    公开(公告)号：US20080217686A1

    公开(公告)日：2008-09-11

    申请号：US11684122

    申请日：2007-03-09

    申请人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    发明人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

    摘要： A method for improving channel carrier mobility in ultra-thin Silicon-on-oxide (UTSOI) FET devices by integrating an embedded pFET SiGe extension with raised source/drain regions. The method includes selectively growing embedded SiGe (eSiGe) extensions in pFET regions and forming strain-free raised Si or SiGe source/drain (RSD) regions on CMOS. The eSiGe extension regions enhance hole mobility in the pFET channels and reduce resistance in the pFET extensions. The strain-free raised source/drain regions reduce contact resistance in both UTSOI pFETs and nFETs.

    摘要翻译： 通过将嵌入的pFET SiGe扩展与升高的源极/漏极区域集成来提高超薄硅上氧化物（UTSOI）FET器件中的沟道载流子迁移率的方法。 该方法包括选择性地生长pFET区域中的嵌入式SiGe（eSiGe）扩展，并在CMOS上形成无应力的升高的Si或SiGe源极/漏极（RSD）区域。 eSiGe延伸区增强了pFET通道中的空穴迁移率，并降低了pFET延伸中的电阻。 无应变的升高的源极/漏极区域减小了两个UTSOI pFET和nFET中的接触电阻。

    ULTRA-THIN SOI CMOS WITH RAISED EPITAXIAL SOURCE AND DRAIN AND EMBEDDED SIGE PFET EXTENSION
    3.
    发明申请
    ULTRA-THIN SOI CMOS WITH RAISED EPITAXIAL SOURCE AND DRAIN AND EMBEDDED SIGE PFET EXTENSION 有权
    具有增加的外延源和漏极和嵌入式信号扩展的超薄SOI CMOS

    公开(公告)号：US20110165739A1

    公开(公告)日：2011-07-07

    申请号：US13052702

    申请日：2011-03-21

    申请人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    发明人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    IPC分类号： H01L21/336

    CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

    摘要： A method for improving channel carrier mobility in ultra-thin Silicon-on-oxide (UTSOI) FET devices by integrating an embedded pFET SiGe extension with raised source/drain regions. The method includes selectively growing embedded SiGe (eSiGe) extensions in pFET regions and forming strain-free raised Si or SiGe source/drain (RSD) regions on CMOS. The eSiGe extension regions enhance hole mobility in the pFET channels and reduce resistance in the pFET extensions. The strain-free raised source/drain regions reduce contact resistance in both UTSOI pFETs and nFETs.

    摘要翻译： 通过将嵌入的pFET SiGe扩展与升高的源极/漏极区域集成来提高超薄硅上氧化物（UTSOI）FET器件中的沟道载流子迁移率的方法。 该方法包括选择性地生长pFET区域中的嵌入式SiGe（eSiGe）扩展，并在CMOS上形成无应力的升高的Si或SiGe源极/漏极（RSD）区域。 eSiGe延伸区增强了pFET通道中的空穴迁移率，并降低了pFET延伸中的电阻。 无应变的升高的源极/漏极区域减小了两个UTSOI pFET和nFET中的接触电阻。

    Ultra-thin SOI CMOS with raised epitaxial source and drain and embedded SiGe PFET extension
    4.
    发明授权
    Ultra-thin SOI CMOS with raised epitaxial source and drain and embedded SiGe PFET extension 有权
    具有凸起的外延源和漏极和嵌入式SiGe PFET扩展的超薄SOI CMOS

    公开(公告)号：US08012820B2

    公开(公告)日：2011-09-06

    申请号：US13052702

    申请日：2011-03-21

    申请人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    发明人： Amlan Majumdar ,  Gen Pei ,  Zhibin Ren ,  Dinkar Singh ,  Jeffrey W. Sleight

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

    摘要： A method for improving channel carrier mobility in ultra-thin Silicon-on-oxide (UTSOI) FET devices by integrating an embedded pFET SiGe extension with raised source/drain regions. The method includes selectively growing embedded SiGe (eSiGe) extensions in pFET regions and forming strain-free raised Si or SiGe source/drain (RSD) regions on CMOS. The eSiGe extension regions enhance hole mobility in the pFET channels and reduce resistance in the pFET extensions. The strain-free raised source/drain regions reduce contact resistance in both UTSOI pFETs and nFETs.

    摘要翻译： 通过将嵌入的pFET SiGe扩展与升高的源极/漏极区域集成来提高超薄硅上氧化物（UTSOI）FET器件中的沟道载流子迁移率的方法。 该方法包括选择性地生长pFET区域中的嵌入式SiGe（eSiGe）扩展，并在CMOS上形成无应力的升高的Si或SiGe源极/漏极（RSD）区域。 eSiGe延伸区增强了pFET通道中的空穴迁移率，并降低了pFET延伸中的电阻。 无应变的升高的源极/漏极区域减小了两个UTSOI pFET和nFET中的接触电阻。

    Nanowire tunnel field effect transistors
    8.
    发明授权
    Nanowire tunnel field effect transistors 有权
    纳米线隧道场效应晶体管

    公开(公告)号：US08723162B2

    公开(公告)日：2014-05-13

    申请号：US13541022

    申请日：2012-07-03

    申请人： Sarunya Bangsaruntip ,  Isaac Lauer ,  Amlan Majumdar ,  Jeffrey W. Sleight

    发明人： Sarunya Bangsaruntip ,  Isaac Lauer ,  Amlan Majumdar ,  Jeffrey W. Sleight

    IPC分类号： H01L29/06

    CPC分类号： H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/78696

    摘要： A nanowire tunnel field effect transistor (FET) device includes a channel region including a silicon portion having a first distal end and a second distal end, the silicon portion is surrounded by a gate structure disposed circumferentially around the silicon portion, a drain region including an doped silicon portion extending from the first distal end, a portion of the doped silicon portion arranged in the channel region, a cavity defined by the second distal end of the silicon portion and an inner diameter of the gate structure, and a source region including a doped epi-silicon portion epitaxially extending from the second distal end of the silicon portion in the cavity, a first pad region, and a portion of a silicon substrate.

    摘要翻译： 纳米线隧道场效应晶体管（FET）器件包括沟道区域，该沟道区域包括具有第一远端和第二远端的硅部分，硅部分被围绕硅部分周向设置的栅极结构围绕，漏极区域包括 从第一远端延伸的掺杂硅部分，布置在沟道区域中的掺杂硅部分的一部分，由硅部分的第二远端限定的空腔和栅极结构的内径，以及源区域， 从空腔中的硅部分的第二远端外延延伸的掺杂外延硅部分，第一焊盘区域和硅衬底的一部分。

    NANOWIRE FLOATING GATE TRANSISTOR
    9.
    发明申请
    NANOWIRE FLOATING GATE TRANSISTOR 有权
    NANOWIRE浮动门极晶体管

    公开(公告)号：US20130175597A1

    公开(公告)日：2013-07-11

    申请号：US13344517

    申请日：2012-01-05

    申请人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Amlan Majumdar ,  Jeffrey W. Sleight

    发明人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Amlan Majumdar ,  Jeffrey W. Sleight

    IPC分类号： H01L29/788 ,  H01L21/28

    CPC分类号： G11C11/5671 ,  H01L21/28273 ,  H01L29/0673 ,  H01L29/42332 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

    摘要： A floating gate transistor, memory cell, and method of fabricating a device. The floating gate transistor includes one or more gated wires substantially cylindrical in form. The floating gate transistor includes a first gate dielectric layer at least partially covering the gated wires. The floating gate transistor further includes a plurality of gate crystals discontinuously arranged upon the first gate dielectric layer. The floating gate transistor also includes a second gate dielectric layer covering the plurality of gate crystals and the first gate dielectric layer.

    摘要翻译： 浮栅晶体管，存储单元及其制造方法。 浮栅晶体管包括一个或多个基本上圆柱形的选通线。 浮置栅极晶体管包括至少部分地覆盖选通导线的第一栅极电介质层。 浮置栅极晶体管还包括不连续地布置在第一栅极介电层上的多个栅极晶体。 浮栅晶体管还包括覆盖多个栅极晶体和第一栅极介电层的第二栅极电介质层。