公开(公告)号：US20080283824A1

公开(公告)日：2008-11-20

申请号：US12173642

申请日：2008-07-15

申请人： An L. STEEGEN ,  Haining S. Yang ,  Ying Zhang

发明人： An L. STEEGEN ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L29/778

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A semiconductor device includes a semiconductor substrate having at least one gap, extending under a portion of the semiconductor substrate. A gate stack is on the semiconductor substrate. A strain layer is formed in at least a portion of the at least one gap. The strain layer is formed only under at least one of a source region and a drain region of the semiconductor device.

摘要翻译： 半导体器件包括具有在半导体衬底的一部分下延伸的至少一个间隙的半导体衬底。 栅极堆叠在半导体衬底上。 应变层形成在至少一个间隙的至少一部分中。 应变层仅形成在半导体器件的源极区域和漏极区域中的至少一个之下。

公开(公告)号：US07429752B2

公开(公告)日：2008-09-30

申请号：US11534526

申请日：2006-09-22

申请人： An L Steegen ,  Haining S. Yang ,  Ying Zhang

发明人： An L Steegen ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L29/772

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A semiconductor device includes a semiconductor substrate having at least one gap, extending under a portion of the semiconductor substrate. A gate stack is on the semiconductor substrate. A strain layer is formed in at least a portion of the at least one gap. The strain layer is formed only under at least one of a source region and a drain region of the semiconductor device.

摘要翻译： 半导体器件包括具有在半导体衬底的一部分下延伸的至少一个间隙的半导体衬底。 栅极堆叠在半导体衬底上。 应变层形成在至少一个间隙的至少一部分中。 应变层仅形成在半导体器件的源极区域和漏极区域中的至少一个之下。

公开(公告)号：US07129126B2

公开(公告)日：2006-10-31

申请号：US10605906

申请日：2003-11-05

申请人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

发明人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L21/8238

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A method for manufacturing a device including an n-type device and a p-type device. In an aspect of the invention, the method involves doping a portion of a semiconductor substrate and forming a gap in the semiconductor substrate by removing at least a portion of the doped portion of the semiconductor substrate. The method further involves growing a strain layer in at least a portion of the gap in the semiconductor substrate. For the n-type device, the strain layer is grown on at least a portion which is substantially directly under a channel of the n-type device. For the p-type device, the strain layer is grown on at least a portion which is substantially directly under a source region or drain region of the p-type device and not substantially under a channel of the p-type device.

摘要翻译： 一种制造包括n型器件和p型器件的器件的方法。 在本发明的一个方面，该方法包括通过去除半导体衬底的掺杂部分的至少一部分来掺杂半导体衬底的一部分并在半导体衬底中形成间隙。 该方法还包括在半导体衬底中的间隙的至少一部分中生长应变层。 对于n型器件，应变层在基本上直接位于n型器件的沟道下方的至少一部分上生长。 对于p型器件，应变层生长在基本上直接位于p型器件的源极区域或漏极区域的部分上，并且基本上不在p型器件的沟道下生长。

公开(公告)号：US07550338B2

公开(公告)日：2009-06-23

申请号：US11854829

申请日：2007-09-13

申请人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

发明人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L21/8238

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A semiconductor device includes a semiconductor substrate having at least one gap, extending under a portion of the semiconductor substrate. A gate stack is on the semiconductor substrate. A strain layer is formed in at least a portion of the at least one gap. The strain layer is formed only under at least one of a source region and a drain region of the semiconductor device.

摘要翻译： 半导体器件包括具有在半导体衬底的一部分下延伸的至少一个间隙的半导体衬底。 栅极堆叠在半导体衬底上。 应变层形成在至少一个间隙的至少一部分中。 应变层仅形成在半导体器件的源极区域和漏极区域中的至少一个之下。

公开(公告)号：US07928443B2

公开(公告)日：2011-04-19

申请号：US12685054

申请日：2010-01-11

申请人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

发明人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L29/78

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A semiconductor device includes a semiconductor substrate having at least one gap, extending under a portion of the semiconductor substrate. A gate stack is on the semiconductor substrate. A strain layer is formed in at least a portion of the at least one gap. The strain layer is formed only under at least one of a source region and a drain region of the semiconductor device.

摘要翻译： 半导体器件包括具有在半导体衬底的一部分下延伸的至少一个间隙的半导体衬底。 栅极堆叠在半导体衬底上。 应变层形成在至少一个间隙的至少一部分中。 应变层仅形成在半导体器件的源极区域和漏极区域中的至少一个之下。

公开(公告)号：US07700951B2

公开(公告)日：2010-04-20

申请号：US12173642

申请日：2008-07-15

申请人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

发明人： An L. Steegen ,  Haining S. Yang ,  Ying Zhang

IPC分类号： H01L29/161

CPC分类号： H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

摘要： A semiconductor device includes a semiconductor substrate having at least one gap, extending under a portion of the semiconductor substrate. A gate stack is on the semiconductor substrate. A strain layer is formed in at least a portion of the at least one gap. The strain layer is formed only under at least one of a source region and a drain region of the semiconductor device.

摘要翻译： 半导体器件包括具有在半导体衬底的一部分下延伸的至少一个间隙的半导体衬底。 栅极堆叠在半导体衬底上。 应变层形成在至少一个间隙的至少一部分中。 应变层仅形成在半导体器件的源极区域和漏极区域中的至少一个之下。

公开(公告)号：US06891192B2

公开(公告)日：2005-05-10

申请号：US10604607

申请日：2003-08-04

申请人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

发明人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

IPC分类号： H01L21/20 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/092 ,  H01L27/12 ,  H01L31/036

CPC分类号： H01L21/84 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： A p-type field effect transistor (PFET) and an n-type field effect transistor (NFET) of an integrated circuit are provided. A first strain is applied to the channel region of the PFET but not the NFET via a lattice-mismatched semiconductor layer such as silicon germanium disposed in source and drain regions of only the PFET and not of the NFET. A process of making the PFET and NFET is provided. Trenches are etched in the areas to become the source and drain regions of the PFET and a lattice-mismatched silicon germanium layer is grown epitaxially therein to apply a strain to the channel region of the PFET adjacent thereto. A layer of silicon can be grown over the silicon germanium layer and a salicide formed from the layer of silicon to provide low-resistance source and drain regions.

摘要翻译： 提供集成电路的p型场效应晶体管（PFET）和n型场效应晶体管（NFET）。 第一应变施加到PFET的沟道区，而不是NFET通过位于仅仅PFET而不是NFET的源极和漏极区域中的晶格不匹配的半导体层，例如硅锗。 提供制造PFET和NFET的工艺。 在区域中蚀刻沟槽以成为PFET的源极和漏极区域，并且将晶格失配的硅锗层外延生长以向与其相邻的PFET的沟道区域施加应变。 可以在硅锗层上生长一层硅层，并从硅层形成硅化物以提供低电阻源极和漏极区域。

公开(公告)号：US07396714B2

公开(公告)日：2008-07-08

申请号：US11820303

申请日：2007-06-18

申请人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

发明人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

IPC分类号： H01L21/00

CPC分类号： H01L21/84 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： A process is provided for making a PFET and an NFET. Areas in a first semiconductor region adjacent to a gate stack are recessed. A lattice-mismatched semiconductor layer is grown in the recesses to apply a strain to the channel region of the PFET adjacent thereto. A layer of the first semiconductor material can be grown over the lattice-mismatched semiconductor layer and a salicide formed from the layer of silicon to provide low-resistance source and drain regions.

摘要翻译： 提供了用于制造PFET和NFET的工艺。 与栅堆叠相邻的第一半导体区域中的区域是凹进的。 在凹槽中生长晶格不匹配的半导体层以向与其相邻的PFET的沟道区施加应变。 可以在晶格失配的半导体层上生长第一半导体材料层，以及由硅层形成的硅化物以提供低电阻源极和漏极区域。

公开(公告)号：US07291528B2

公开(公告)日：2007-11-06

申请号：US11081271

申请日：2005-03-16

申请人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

发明人： Huajie Chen ,  Dureseti Chidambarrao ,  Oleg G. Gluschenkov ,  An L. Steegen ,  Haining S. Yang

IPC分类号： H01L21/00

CPC分类号： H01L21/84 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： A p-type field effect transistor (PFET) and an n-type field effect transistor (NFET) of an integrated circuit are provided. A first strain is applied to the channel region of the PFET but not the NFET via a lattice-mismatched semiconductor layer such as silicon germanium disposed in source and drain regions of only the PFET and not of the NFET. A process of making the PFET and NFET is provided. Trenches are etched in the areas to become the source and drain regions of the PFET and a lattice-mismatched silicon germanium layer is grown epitaxially therein to apply a strain to the channel region of the PFET adjacent thereto. A layer of silicon can be grown over the silicon germanium layer and a salicide formed from the layer of silicon to provide low-resistance source and drain regions.

摘要翻译： 提供集成电路的p型场效应晶体管（PFET）和n型场效应晶体管（NFET）。 第一应变施加到PFET的沟道区，而不是NFET通过位于仅仅PFET而不是NFET的源极和漏极区域中的晶格不匹配的半导体层，例如硅锗。 提供制造PFET和NFET的工艺。 在区域中蚀刻沟槽以成为PFET的源极和漏极区域，并且将晶格失配的硅锗层外延生长以向与其相邻的PFET的沟道区域施加应变。 可以在硅锗层上生长一层硅层，并从硅层形成硅化物以提供低电阻源极和漏极区域。

公开(公告)号：US08674444B2

公开(公告)日：2014-03-18

申请号：US13422297

申请日：2012-03-16

申请人： Haining S. Yang ,  Kangguo Cheng ,  Robert Wong

发明人： Haining S. Yang ,  Kangguo Cheng ,  Robert Wong

IPC分类号： H01L27/12

CPC分类号： H01L29/78618 ,  H01L29/78684 ,  H01L29/78696

摘要： A semiconductor structure includes a semiconductor substrate. A conductive gate abuts a gate insulator for controlling conduction of a channel region. The gate insulator abuts the channel region. A source region and a drain region are associated with the conductive gate. The source region includes a first material and the drain region includes a second material. The conductive gate is self-aligned to the first and the second material.

摘要翻译： 半导体结构包括半导体衬底。 导电栅极邻接栅极绝缘体，用于控制沟道区的导通。 栅极绝缘体邻接沟道区域。 源极区域和漏极区域与导电栅极相关联。 源极区域包括第一材料，漏极区域包括第二材料。 导电栅极与第一和第二材料自对准。