利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

85 条记录 (耗时 0.022 秒)

    Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET
    2.
    发明授权
    Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET 失效
    与SOI MOSFET对称和非对称肖特基接触的一次性间隔物

    公开(公告)号：US06339005B1

    公开(公告)日：2002-01-15

    申请号：US09425394

    申请日：1999-10-22

    申请人： Andres Bryant ,  Jerome B. Lasky ,  Effendi Leobandung ,  Dominic J. Schepis

    发明人： Andres Bryant ,  Jerome B. Lasky ,  Effendi Leobandung ,  Dominic J. Schepis

    IPC分类号： H01L21336

    CPC分类号： H01L29/66643 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/7839 ,  H01L29/78609 ,  H01L29/78612 ,  H01L29/78621 ,  H01L29/78624 ,  H01L29/812

    摘要： A silicon on insulator transistor is disclosed which has a Schottky contact to the body. The Schottky contact may be formed on the source and/or drain side of the gate conductor. A spacer, with at least a part thereof being disposable, is formed on the sidewalls of the gate conductor. Extension regions are provided in the substrate which extend under the spacer and the gate conductor. Source and drain diffusion regions are implanted into the substrate adjacent to the extension regions. The disposable part of the spacer is then removed to expose a portion of the extension region. A metal layer is formed at least in the extension regions, resulting in the Schottky contact.

    摘要翻译： 公开了一种绝缘体上硅晶体管，其具有与身体的肖特基接触。 肖特基接触可以形成在栅极导体的源极和/或漏极侧。 在栅极导体的侧壁上形成有至少一部分是一次性的间隔物。 延伸区域设置在衬底下延伸在间隔物和栅极导体之下。 源极和漏极扩散区域被注入邻近延伸区域的衬底中。 然后移除间隔件的一次性部分以暴露延伸区域的一部分。 至少在延伸区域中形成金属层，导致肖特基接触。

    Process of fabricating planar and densely patterned silicon-on-insulator structure
    4.
    发明授权
    Process of fabricating planar and densely patterned silicon-on-insulator structure 失效
    制造平面和密集图案的绝缘体上硅结构的工艺

    公开(公告)号：US06180486B2

    公开(公告)日：2001-01-30

    申请号：US09250895

    申请日：1999-02-16

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    IPC分类号： H01L2176

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76278

    摘要： A planar silicon-on-insulator (SOI) structure and a process for fabricating the structure. The SOI structure has a silicon wafer, an oxide layer, and a silicon layer. Trenches are formed, extending from the top surface of the structure to the silicon wafer, and are filled with a semiconductor. The trenches have a top, a bottom, and side walls. The side walls have side-wall silicon portions. The side-wall silicon portions of the trench side walls are covered by trench side-wall oxide layers. A protective side wall extends over the trench side walls and trench side-wall oxide layers from the trench top to the trench bottom.

    摘要翻译： 平面绝缘体上硅（SOI）结构和制造该结构的工艺。 SOI结构具有硅晶片，氧化物层和硅层。 形成从结构的顶表面延伸到硅晶片并且填充有半导体的沟槽。 沟槽有顶部，底部和侧壁。 侧壁具有侧壁硅部分。 沟槽侧壁的侧壁硅部分被沟槽侧壁氧化物层覆盖。 保护侧壁从沟槽顶部到沟槽底部在沟槽侧壁和沟槽侧壁氧化物层上延伸。

    Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
    5.
    发明授权
    Process of making densely patterned silicon-on-insulator (SOI) region on a wafer 失效
    在晶片上制造密集图案的绝缘体上硅（SOI）区域的工艺

    公开(公告)号：US06214694B1

    公开(公告)日：2001-04-10

    申请号：US09193606

    申请日：1998-11-17

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    IPC分类号： H01L218222

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76267 ,  H01L21/76275 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207

    摘要： A process for making a SOI region and a bulk region in a semiconductor device. The process includes providing a SOI structure. The SOI structure has a thin silicon layer, a buried insulating oxide layer underlying the thin silicon layer, and a silicon substrate underlying the buried insulating oxide layer. Next, a nitride layer is deposited on top of the SOI structure. The SOI structure is exposed by selectively etching portions of the nitride layer. The portion of the nitride layer which is not etched forms the SOI region. The silicon substrate is exposed by selectively etching the remaining portion of the exposed SOI structure. An epitaxial layer is grown in top of the exposed silicon substrate to form the bulk region. The nitride portion above the SOI structure is finally removed.

    摘要翻译： 一种在半导体器件中制造SOI区域和体区的工艺。 该方法包括提供SOI结构。 SOI结构具有薄的硅层，位于薄硅层下面的掩埋绝缘氧化物层和位于掩埋绝缘氧化物层下面的硅衬底。 接下来，在SOI结构的顶部上沉积氮化物层。 通过选择性地蚀刻氮化物层的部分来暴露SOI结构。 未蚀刻的氮化物层的部分形成SOI区域。 通过选择性蚀刻暴露的SOI结构的剩余部分来暴露硅衬底。 在暴露的硅衬底的顶部生长外延层以形成体区。 最终去除SOI结构之上的氮化物部分。

    Planar and densely patterned silicon-on-insulator structure
    6.
    发明授权
    Planar and densely patterned silicon-on-insulator structure 失效
    平面和密集图案的绝缘体上硅结构

    公开(公告)号：US06404014B1

    公开(公告)日：2002-06-11

    申请号：US09708337

    申请日：2000-11-08

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    IPC分类号： H01L2701

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76278

    摘要： A planar silicon-on-insulator (SOI) structure and a process for fabricating the structure. The SOI structure has a silicon wafer, an oxide layer, and a silicon layer. Trenches are formed, extending from the top surface of the structure to the silicon wafer, and are filled with a semiconductor. The trenches have a top, a bottom, and side walls. The side walls have side-wall silicon portions. The side-wall silicon portions of the trench side walls are covered by trench side-wall oxide layers. A protective side wall extends over the trench side walls and trench side-wall oxide layers from the trench top to the trench bottom.

    摘要翻译： 一种平面绝缘体上硅（SOI）结构及其制造方法。 SOI结构具有硅晶片，氧化物层和硅层。 形成从结构的顶表面延伸到硅晶片并且填充有半导体的沟槽。 沟槽有顶部，底部和侧壁。 侧壁具有侧壁硅部分。 沟槽侧壁的侧壁硅部分被沟槽侧壁氧化物层覆盖。 保护侧壁从沟槽顶部到沟槽底部在沟槽侧壁和沟槽侧壁氧化物层上延伸。

    Densely patterned silicon-on-insulator (SOI) region on a wafer
    7.
    发明授权
    Densely patterned silicon-on-insulator (SOI) region on a wafer 失效
    在晶片上的密集图案化的绝缘体上硅（SOI）区域

    公开(公告)号：US06429488B2

    公开(公告)日：2002-08-06

    申请号：US09791273

    申请日：2001-02-22

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    IPC分类号： H01L2712

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76267 ,  H01L21/76275 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207

    摘要： A process for making a SOI region and a bulk region in a semiconductor device. The process includes providing a SOI structure. The SOI structure has a thin silicon layer, a buried insulating oxide layer underlying the thin silicon layer, and a silicon substrate underlying the buried insulating oxide layer. Next, a nitride layer is deposited on top of the SOI structure. The SOI structure is exposed by selectively etching portions of the nitride layer. The portion of the nitride layer which is not etched forms the SOI region. The silicon substrate is exposed by selectively etching the remaining portion of the exposed SOI structure. An epitaxial layer is grown on top of the exposed silicon substrate to form the bulk region. The nitride portion above the SOI structure is finally removed.

    摘要翻译： 一种在半导体器件中制造SOI区域和体区的工艺。 该方法包括提供SOI结构。 SOI结构具有薄的硅层，位于薄硅层下面的掩埋绝缘氧化物层和位于掩埋绝缘氧化物层下面的硅衬底。 接下来，在SOI结构的顶部上沉积氮化物层。 通过选择性地蚀刻氮化物层的部分来暴露SOI结构。 未蚀刻的氮化物层的部分形成SOI区域。 通过选择性蚀刻暴露的SOI结构的剩余部分来暴露硅衬底。 在暴露的硅衬底的顶部上生长外延层以形成体区。 最终去除SOI结构之上的氮化物部分。

    FINFET WITH MERGED FINS AND VERTICAL SILICIDE
    10.
    发明申请
    FINFET WITH MERGED FINS AND VERTICAL SILICIDE 有权
    具有合并的FINS和垂直硅胶的FINFET

    公开(公告)号：US20130161744A1

    公开(公告)日：2013-06-27

    申请号：US13337874

    申请日：2011-12-27

    申请人： Veeraraghavan S. BASKER ,  Andres Bryant ,  Huiming Bu ,  Wilfried Haensch ,  Effendi Leobandung ,  Chung-Hsun Lin ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-chen Yeh

    发明人： Veeraraghavan S. BASKER ,  Andres Bryant ,  Huiming Bu ,  Wilfried Haensch ,  Effendi Leobandung ,  Chung-Hsun Lin ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-chen Yeh

    IPC分类号： H01L27/12 ,  H01L29/78 ,  H01L21/336

    CPC分类号： H01L29/41791 ,  H01L29/66795

    摘要： A finFET device is provided. The finFET device includes a BOX layer, fin structures located over the BOX layer, a gate stack located over the fin structures, gate spacers located on vertical sidewalls of the gate stack, an epi layer covering the fin structures, source and drain regions located in the semiconductor layers of the fin structures, and silicide regions abutting the source and drain regions. The fin structures each comprise a semiconductor layer and extend in a first direction, and the gate stack extends in a second direction that is perpendicular. The gate stack comprises a high-K dielectric layer and a metal gate, and the epi layer merges the fin structures together. The silicide regions each include a vertical portion located on the vertical sidewall of the source or drain region.

    摘要翻译： 提供了finFET器件。 finFET器件包括BOX层，位于BOX层上方的翅片结构，位于鳍结构上方的栅极堆叠，位于栅叠层的垂直侧壁上的栅极隔离物，覆盖翅片结构的外延层，位于 翅片结构的半导体层和邻接源极和漏极区域的硅化物区域。 翅片结构各自包括半导体层并沿第一方向延伸，并且栅极堆叠沿垂直的第二方向延伸。 栅极堆叠包括高K电介质层和金属栅极，并且外延层将鳍结构融合在一起。 硅化物区域各自包括位于源极或漏极区域的垂直侧壁上的垂直部分。