公开(公告)号：US5163024A

公开(公告)日：1992-11-10

申请号：US520986

申请日：1990-05-09

申请人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a serial shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, a row of data is transferred into the serial shift register. Then the column address applied to the RAM unit is used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the serial shift register containing the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有对应于RAM单元中的不同列单元的多个不同位置的抽头的串行移位寄存器。 当RAM单元处于串行模式时，一行数据被传送到串行移位寄存器。 然后，应用于RAM单元的列地址用于指示和启动适当的解码器电路以选择适于卸载包含感兴趣的数据位的串行移位寄存器的部分的抽头。

公开(公告)号：US5434969A

公开(公告)日：1995-07-18

申请号：US926721

申请日：1992-08-06

申请人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907 ,  G06F12/06

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a serial shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, a row of data is transferred into the serial shift register. Then the column address applied to the RAM unit is used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the serial shift register containing the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有对应于RAM单元中的不同列单元的多个不同位置的抽头的串行移位寄存器。 当RAM单元处于串行模式时，一行数据被传送到串行移位寄存器。 然后，应用于RAM单元的列地址用于指示和启动适当的解码器电路以选择适于卸载包含感兴趣的数据位的串行移位寄存器的部分的抽头。

公开(公告)号：US4747081A

公开(公告)日：1988-05-24

申请号：US567110

申请日：1983-12-30

申请人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907 ,  G11C8/00

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, column address to the RAM unit is also used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the shift register containing only the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有与RAM单元中的不同列单元对应的多个不同位置的抽头的移位寄存器。 当RAM单元处于串行模式时，RAM单元的列地址也用于指示和启动适当的解码器电路以选择适于卸载仅包含感兴趣的数据位的移位寄存器的部分的分接头。

公开(公告)号：US4639890A

公开(公告)日：1987-01-27

申请号：US567040

申请日：1983-12-30

申请人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G09G5/391 ,  G09G1/02

CPC分类号： G09G5/391

摘要： In a computer system, an improved memory circuit is provided for accomodating video display circuits with CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accomodate any CRT screen intended to be used, and it further includes a serial shift register having a plurality of taps at locations corresponding to different preselected columns of cells in the chip. In the system, provision is included for selecting taps to unload only the portion of the shift register containing the bits of interest, whereby unused portions of the chip may be effectively excluded and the time for transferring data of interest to the CRT screen is reduced.

摘要翻译： 在计算机系统中，提供了一种改进的存储器电路，用于容纳具有不同分辨率的CRT屏幕的视频显示电路。 存储器电路包括具有足够的单元以容纳要使用的任何CRT屏幕的位映射RAM单元或芯片，并且还包括串行移位寄存器，其具有对应于芯片中的不同预选列单元格的位置处的多个抽头 。 在系统中，包括用于选择抽头以仅卸载包含感兴趣的位的移位寄存器的部分的提供，由此可以有效地排除芯片的未使用部分，并且将感兴趣的数据传送到CRT屏幕的时间减少。

公开(公告)号：US4648077A

公开(公告)日：1987-03-03

申请号：US693422

申请日：1985-01-22

申请人： Raymond Pinkham ,  Fredrick A. Valente ,  Karl M. Guttag ,  Jerry R. Vanaken

发明人： Raymond Pinkham ,  Fredrick A. Valente ,  Karl M. Guttag ,  Jerry R. Vanaken

IPC分类号： G11C7/10 ,  G11C8/00

CPC分类号： G11C7/1006 ,  G11C7/1075 ,  G09G2360/123

摘要： A semiconductor memory circuit includes memory arrays (10), (12), (14) and (16). Each of the memory arrays has associated therewith shift registers (34), (36), (38) and (40). Transfer gates (54) are disposed between the memory arrays and the associated shift registers. A control circuit (69) is provided for receiving an external transfer signal and transferring the data between the arrays and the associated shift registers. The shift registers are clocked in response to receiving an external shift clock signal to serially output data therefrom. A delay circuit (292) is provided for delaying shifting of data for a predetermined duration to ensure that a complete transfer of data has been effected. Transfer of data is inhibited until the occurrence of the XBOOT signal by circuit (296) to provide for early occurrence of the transfer signal. Data access is maintained by a delay circuit (330) to accommodate late occurrence of the transfer signal by delaying the internal row address strobe.

摘要翻译： 半导体存储器电路包括存储器阵列（10），（12），（14）和（16）。 每个存储器阵列都具有移位寄存器（34），（36），（38）和（40）。 传输门（54）设置在存储器阵列和相关联的移位寄存器之间。 提供控制电路（69）用于接收外部传送信号并在阵列和相关联的移位寄存器之间传送数据。 响应于接收到外部移位时钟信号来对移位寄存器进行时钟输出以从其中串行输出数据。 提供延迟电路（292），用于延迟数据在预定持续时间内的移位，以确保数据的完整传送已经实现。 数据传输被禁止，直到由电路（296）发生XBOOT信号以提供传输信号的早期发生。 延迟电路（330）维持数据访问，以通过延迟内部行地址选通来适应传输信号的晚期发生。

公开(公告)号：US4688197A

公开(公告)日：1987-08-18

申请号：US566860

申请日：1983-12-30

申请人： Mark F. Novak ,  Karl M. Guttag ,  Donald J. Redwine

发明人： Mark F. Novak ,  Karl M. Guttag ,  Donald J. Redwine

IPC分类号： G09G5/36 ,  G06F12/00 ,  G09G5/00 ,  G09G5/39 ,  G09G5/395 ,  G11C7/10 ,  G11C11/401 ,  H04N5/907 ,  G11C8/00

CPC分类号： H04N5/907 ,  G11C7/1075

摘要： In a video computer system having a RAM chip with a shift register connected to its serial output terminal and actuated by a first clock circuit, a second different clock circuit is included to cause the data bit in the first stage of the register to also appear at the serial output terminal of the chip. Accordingly, signals from the first clock circuit will then sequentially transfer data bits from the shift register, to the output terminal of the RAM chip, without omitting or losing a clock cycle, or a portion thereof.

摘要翻译： 在具有RAM芯片的视频计算机系统中，移位寄存器连接到其串行输出端并被第一时钟电路驱动，包括第二不同时钟电路，以使寄存器的第一级中的数据位也出现在 芯片的串行输出端子。 因此，来自第一时钟电路的信号将顺序地将数据位从移位寄存器传送到RAM芯片的输出端，而不会省略或丢失时钟周期或其一部分。

公开(公告)号：US4434462A

公开(公告)日：1984-02-28

申请号：US210107

申请日：1980-11-24

申请人： Karl M. Guttag ,  Jerry R. Vanaken

发明人： Karl M. Guttag ,  Jerry R. Vanaken

IPC分类号： G06F9/26 ,  G06F9/30 ,  G06F9/318 ,  G06F9/38 ,  G06F13/06

CPC分类号： G06F9/30174 ,  G06F9/3001 ,  G06F9/30076 ,  G06F9/30145 ,  G06F9/3877

摘要： A single-chip microprocessor device of the MOS/LSI type contains an ALU, internal busses, address/data registers, an instruction register, and control decode or microcontrol generator circuitry. The device communicates with external memory and peripherals by control lines and a bidirectional multiplexed address/data bus. In addition to the main off-chip memory, a smaller on-chip memory (including both ROM and RAM not in the main off-chip memory map) is provided which allows execution of instruction sequences to emulate complex instructions or interpretors (macro-instructions). The macro-instructions are indistinguishable from "native" instructions since all memory fetches and the like are generated exactly the same way, and long instruction sequences are interruptable. Also, off-chip access of another memory separate from the main memory allows emulator functions or special instructions.

摘要翻译： MOS / LSI型单片微处理器器件包含ALU，内部总线，地址/数据寄存器，指令寄存器，以及控制解码或微控制器电路。 该设备通过控制线和双向多路复用的地址/数据总线与外部存储器和外设进行通信。 除了主要的片外存储器之外，还提供了较小的片上存储器（包括不在主要片外存储器映射图中的ROM和RAM），其允许执行指令序列来模拟复杂指令或解释器（宏指令 ）。 宏指令与“本地”指令无法区分，因为所有存储器提取等都以完全相同的方式生成，并且长指令序列可中断。 此外，与主存储器分开的另一个存储器的片外访问允许仿真器功能或特殊指令。

公开(公告)号：US5923340A

公开(公告)日：1999-07-13

申请号：US485540

申请日：1995-06-07

申请人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

发明人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

IPC分类号： G06T1/20 ,  G09G5/393 ,  G06F12/06

CPC分类号： G06T1/20 ,  G09G5/393 ,  G09G2340/10

摘要： The graphics data processor of the present invention offers as a single instruction in its instruction set a draw and advance operation. A first data register stores a set of X and Y coordinates. In a first embodiment, a predetermined color code is stored at the pixel address of a bit mapped display memory indicated by the X and Y coordinates the first data register upon execution of the the draw and advance instruction. The X and Y coordinates stored in the first data register are then advanced by addition of X and Y coordinates stored in a second data register. A second embodiment is similar except that the color code stored at the X and Y coordinates of the first date register is recalled for combining with the predetermined color code and the combined result stored at that pixel location. The predetermined color code is preferrably stored in another data register. By proper selection of the X and Y coordinate data stored in the second data register either the X or the Y coordinate may be altered alone or both may by simultaneously changed. Provision of signed X and Y coordinate values in the second register enables either the X or Y coordinate to be incremented of decremented. This instruction serves to inhance the speed at which a line or computed curve may by drawn in the bit mapped display.

摘要翻译： 本发明的图形数据处理器在其指令集中作为单个指令提供绘图和提前操作。 第一数据寄存器存储一组X和Y坐标。 在第一实施例中，在由X和Y指示的位映射显示存储器的像素地址处存储预定色码，并且在执行绘图和提前指令时对第一数据寄存器进行坐标。 然后通过加上存储在第二数据寄存器中的X和Y坐标来提前存储在第一数据寄存器中的X和Y坐标。 第二实施例是类似的，除了存储在第一日期寄存器的X和Y坐标处的颜色代码被调用以与预定颜色代码组合，并且存储在该像素位置处的组合结果。 预定的颜色代码优选地存储在另一个数据寄存器中。 通过适当选择存储在第二数据寄存器中的X和Y坐标数据，X或Y坐标可以单独改变，或者两者可以同时改变。 在第二个寄存器中提供有符号的X和Y坐标值可以使X或Y坐标递增递减。 该指令用于提高在位映射显示中绘制线或计算曲线的速度。

公开(公告)号：US5437011A

公开(公告)日：1995-07-25

申请号：US191885

申请日：1994-02-04

申请人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

发明人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

IPC分类号： G06T1/20 ,  G09G5/393 ,  G06F15/00

CPC分类号： G06T1/20 ,  G09G5/393 ,  G09G2340/10

摘要： The graphics data processor of the present invention offers as a single instruction in its instruction set a draw and advance operation. A first data register stores a set of X and Y coordinates. In a first embodiment, a predetermined color code is stored at the pixel address of a bit mapped display memory indicated by the X and Y coordinates the first data register upon execution of the draw and advance instruction. The X and Y coordinates stored in the first data register are then advanced by addition of X and Y coordinates stored In a second data register. A second embodiment is similar except that the color code stored at the X and Y coordinates of the first data register is recalled for combining with the predetermined color code and the combined result stored at that pixel location. The predetermined color code is preferably stored in another data register. By proper selection of the X and Y coordinate data stored in the second data register either the X or the Y coordinate may be altered alone or both may be simultaneously changed. Provision of signed X and Y coordinate values in the second register enables either the X or Y coordinate to be incremented or decremented. This instruction serves to enhance the speed at which a line or computed curve may be drawn in the bit mapped display.

摘要翻译： 本发明的图形数据处理器在其指令集中作为单个指令提供绘图和提前操作。 第一数据寄存器存储一组X和Y坐标。 在第一实施例中，在由X和Y指示的位映射显示存储器的像素地址处存储预定色码，并且在执行绘图和提前指令时对第一数据寄存器进行坐标。 然后，存储在第一数据寄存器中的X和Y坐标通过添加存储在第二数据寄存器中的X和Y坐标来提前。 第二实施例是类似的，除了存储在第一数据寄存器的X和Y坐标处的颜色代码被调用以与预定颜色代码组合，并且存储在该像素位置处的组合结果。 预定的颜色代码优选地存储在另一个数据寄存器中。 通过对存储在第二数据寄存器中的X和Y坐标数据的适当选择，可以单独改变X或Y坐标，或者可以同时改变两者。 在第二个寄存器中提供有符号的X和Y坐标值可使X或Y坐标值递增或递减。 该指令用于增强在位映射显示中绘制线或计算曲线的速度。

公开(公告)号：US5294918A

公开(公告)日：1994-03-15

申请号：US748115

申请日：1991-08-21

申请人： Thomas Preston ,  Karl M. Guttag ,  Michael D. Asal ,  Mark F. Novak

发明人： Thomas Preston ,  Karl M. Guttag ,  Michael D. Asal ,  Mark F. Novak

IPC分类号： G09G5/02 ,  G09G1/28 ,  G09G5/04

CPC分类号： G09G5/02

摘要： The present invention presents a process of moving an array of pixel data representing an image to be displayed from a source memory space to a destination memory space. The array of pixel data is arranged in words containing a plurality of individual pixel datum. The process includes transforming each pixel datum in the word fetched from the source memory space to a colorized pixel datum by individually attaching color information to each pixel datum. The transforming occurs substantially in parallel on all of the pixel data in each word. This technique permits storage of commonly used images such as alphanumeric characters of various fonts or icons in a compressed form with one bit per pixel. These images are formed in color using the color expand operation at the time of drawing into the color display memory. Otherwise these images would need to be stored in multiple bit per pixel color form for all desired colors requiring considerable memory for redundant data. This color expanded image may then be combined with the color image stored in a selected part of the display memory and the combined image stored in that selected part of the display memory. Thus monochrome images may be expanded into color images and then combined with color images already in the display in a single operation.

摘要翻译： 本发明提出了将表示要从源存储器空间显示的图像的像素数据的阵列移动到目的地存储空间的处理。 像素数据阵列以包含多个单独像素数据的单词排列。 该过程包括通过将颜色信息单独地附加到每个像素数据来将从源存储器空间获取的单词中的每个像素数据变换为彩色像素数据。 变换基本上平行地发生在每个单词中的所有像素数据上。 这种技术允许以每个像素一位的压缩形式存储常用图像，例如各种字体或图标的字母数字字符。 这些图像在绘制到彩色显示存储器时使用颜色展开操作形成为彩色。 否则，这些图像将需要以多个位的每像素颜色形式存储，以便所有需要大量存储器的冗余数据。 然后，该彩色扩展图像可以与存储在显示存储器的选定部分中的彩色图像和存储在显示存储器的该选定部分中的组合图像组合。 因此，单色图像可以扩展成彩色图像，然后在单一操作中与已经在显示器中的彩色图像组合。