公开(公告)号：US5163024A

公开(公告)日：1992-11-10

申请号：US520986

申请日：1990-05-09

申请人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a serial shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, a row of data is transferred into the serial shift register. Then the column address applied to the RAM unit is used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the serial shift register containing the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有对应于RAM单元中的不同列单元的多个不同位置的抽头的串行移位寄存器。 当RAM单元处于串行模式时，一行数据被传送到串行移位寄存器。 然后，应用于RAM单元的列地址用于指示和启动适当的解码器电路以选择适于卸载包含感兴趣的数据位的串行移位寄存器的部分的抽头。

公开(公告)号：US4434462A

公开(公告)日：1984-02-28

申请号：US210107

申请日：1980-11-24

申请人： Karl M. Guttag ,  Jerry R. Vanaken

发明人： Karl M. Guttag ,  Jerry R. Vanaken

IPC分类号： G06F9/26 ,  G06F9/30 ,  G06F9/318 ,  G06F9/38 ,  G06F13/06

CPC分类号： G06F9/30174 ,  G06F9/3001 ,  G06F9/30076 ,  G06F9/30145 ,  G06F9/3877

摘要： A single-chip microprocessor device of the MOS/LSI type contains an ALU, internal busses, address/data registers, an instruction register, and control decode or microcontrol generator circuitry. The device communicates with external memory and peripherals by control lines and a bidirectional multiplexed address/data bus. In addition to the main off-chip memory, a smaller on-chip memory (including both ROM and RAM not in the main off-chip memory map) is provided which allows execution of instruction sequences to emulate complex instructions or interpretors (macro-instructions). The macro-instructions are indistinguishable from "native" instructions since all memory fetches and the like are generated exactly the same way, and long instruction sequences are interruptable. Also, off-chip access of another memory separate from the main memory allows emulator functions or special instructions.

摘要翻译： MOS / LSI型单片微处理器器件包含ALU，内部总线，地址/数据寄存器，指令寄存器，以及控制解码或微控制器电路。 该设备通过控制线和双向多路复用的地址/数据总线与外部存储器和外设进行通信。 除了主要的片外存储器之外，还提供了较小的片上存储器（包括不在主要片外存储器映射图中的ROM和RAM），其允许执行指令序列来模拟复杂指令或解释器（宏指令 ）。 宏指令与“本地”指令无法区分，因为所有存储器提取等都以完全相同的方式生成，并且长指令序列可中断。 此外，与主存储器分开的另一个存储器的片外访问允许仿真器功能或特殊指令。

公开(公告)号：US5434969A

公开(公告)日：1995-07-18

申请号：US926721

申请日：1992-08-06

申请人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew L. Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907 ,  G06F12/06

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a serial shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, a row of data is transferred into the serial shift register. Then the column address applied to the RAM unit is used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the serial shift register containing the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有对应于RAM单元中的不同列单元的多个不同位置的抽头的串行移位寄存器。 当RAM单元处于串行模式时，一行数据被传送到串行移位寄存器。 然后，应用于RAM单元的列地址用于指示和启动适当的解码器电路以选择适于卸载包含感兴趣的数据位的串行移位寄存器的部分的抽头。

公开(公告)号：US4648077A

公开(公告)日：1987-03-03

申请号：US693422

申请日：1985-01-22

申请人： Raymond Pinkham ,  Fredrick A. Valente ,  Karl M. Guttag ,  Jerry R. Vanaken

发明人： Raymond Pinkham ,  Fredrick A. Valente ,  Karl M. Guttag ,  Jerry R. Vanaken

IPC分类号： G11C7/10 ,  G11C8/00

CPC分类号： G11C7/1006 ,  G11C7/1075 ,  G09G2360/123

摘要： A semiconductor memory circuit includes memory arrays (10), (12), (14) and (16). Each of the memory arrays has associated therewith shift registers (34), (36), (38) and (40). Transfer gates (54) are disposed between the memory arrays and the associated shift registers. A control circuit (69) is provided for receiving an external transfer signal and transferring the data between the arrays and the associated shift registers. The shift registers are clocked in response to receiving an external shift clock signal to serially output data therefrom. A delay circuit (292) is provided for delaying shifting of data for a predetermined duration to ensure that a complete transfer of data has been effected. Transfer of data is inhibited until the occurrence of the XBOOT signal by circuit (296) to provide for early occurrence of the transfer signal. Data access is maintained by a delay circuit (330) to accommodate late occurrence of the transfer signal by delaying the internal row address strobe.

摘要翻译： 半导体存储器电路包括存储器阵列（10），（12），（14）和（16）。 每个存储器阵列都具有移位寄存器（34），（36），（38）和（40）。 传输门（54）设置在存储器阵列和相关联的移位寄存器之间。 提供控制电路（69）用于接收外部传送信号并在阵列和相关联的移位寄存器之间传送数据。 响应于接收到外部移位时钟信号来对移位寄存器进行时钟输出以从其中串行输出数据。 提供延迟电路（292），用于延迟数据在预定持续时间内的移位，以确保数据的完整传送已经实现。 数据传输被禁止，直到由电路（296）发生XBOOT信号以提供传输信号的早期发生。 延迟电路（330）维持数据访问，以通过延迟内部行地址选通来适应传输信号的晚期发生。

公开(公告)号：US4747081A

公开(公告)日：1988-05-24

申请号：US567110

申请日：1983-12-30

申请人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G11C7/10 ,  H04N5/907 ,  G11C8/00

CPC分类号： G11C7/1075 ,  H04N5/907

摘要： In a video-type computer system and the like, an improved memory circuit is provided for adapting the system to CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accommodate any CRT screen sought to be used, and also a shift register having taps at a plurality of different locations corresponding to different columns of cells in the RAM unit. When the RAM unit is in serial mode, column address to the RAM unit is also used to instruct and actuate a suitable decoder circuit to select the tap appropriate to unload the portion of the shift register containing only the data bits of interest.

摘要翻译： 在视频型计算机系统等中，提供了一种改进的存储器电路，用于使系统适应具有不同分辨率的CRT屏幕。 存储器电路包括具有足够的单元以适应任何想要使用的CRT屏幕的位映射RAM单元或芯片，以及具有与RAM单元中的不同列单元对应的多个不同位置的抽头的移位寄存器。 当RAM单元处于串行模式时，RAM单元的列地址也用于指示和启动适当的解码器电路以选择适于卸载仅包含感兴趣的数据位的移位寄存器的部分的分接头。

公开(公告)号：US4639890A

公开(公告)日：1987-01-27

申请号：US567040

申请日：1983-12-30

申请人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

发明人： Andrew Heilveil ,  Jerry R. VanAken ,  Karl M. Guttag ,  Donald J. Redwine ,  Raymond Pinkham ,  Mark F. Novak

IPC分类号： G09G5/391 ,  G09G1/02

CPC分类号： G09G5/391

摘要： In a computer system, an improved memory circuit is provided for accomodating video display circuits with CRT screens having different resolutions. The memory circuit includes a bit-mapped RAM unit or chip having sufficient cells to accomodate any CRT screen intended to be used, and it further includes a serial shift register having a plurality of taps at locations corresponding to different preselected columns of cells in the chip. In the system, provision is included for selecting taps to unload only the portion of the shift register containing the bits of interest, whereby unused portions of the chip may be effectively excluded and the time for transferring data of interest to the CRT screen is reduced.

摘要翻译： 在计算机系统中，提供了一种改进的存储器电路，用于容纳具有不同分辨率的CRT屏幕的视频显示电路。 存储器电路包括具有足够的单元以容纳要使用的任何CRT屏幕的位映射RAM单元或芯片，并且还包括串行移位寄存器，其具有对应于芯片中的不同预选列单元格的位置处的多个抽头 。 在系统中，包括用于选择抽头以仅卸载包含感兴趣的位的移位寄存器的部分的提供，由此可以有效地排除芯片的未使用部分，并且将感兴趣的数据传送到CRT屏幕的时间减少。

公开(公告)号：US20140009371A1

公开(公告)日：2014-01-09

申请号：US14012292

申请日：2013-08-28

申请人： Karl M. Guttag

发明人： Karl M. Guttag

IPC分类号： G09G5/10

CPC分类号： G09G5/10 ,  G06F3/147 ,  G09G3/2014 ,  G09G3/2022 ,  G09G3/34 ,  G09G3/346 ,  G09G2300/0809 ,  G09G2300/0857 ,  G09G2310/0221 ,  G09G2310/0275

摘要： Described is a device comprising: an array of light modulating elements; and one or more processing elements for controlling each of the light modulating elements, wherein the light modulating elements are arranged in a two-dimensional array, and wherein the one or more processing elements are adapted to skip some bit locations and use other bit locations of bit values when performing multiple bit logical and/or arithmetic operations.

摘要翻译： 描述了一种装置，包括：光调制元件阵列; 以及用于控制每个光调制元件的一个或多个处理元件，其中所述光调制元件被布置成二维阵列，并且其中所述一个或多个处理元件适于跳过某些位位置并使用其它位位置 执行多位逻辑和/或算术运算时的位值。

公开(公告)号：US07667678B2

公开(公告)日：2010-02-23

申请号：US11382547

申请日：2006-05-10

申请人： Karl M. Guttag

发明人： Karl M. Guttag

IPC分类号： G09G3/36

CPC分类号： G09G5/10 ,  G06F3/147 ,  G09G3/2014 ,  G09G3/2022 ,  G09G3/34 ,  G09G3/346 ,  G09G2300/0809 ,  G09G2300/0857 ,  G09G2310/0221 ,  G09G2310/0275

摘要： In one embodiment, the present invention, one or more light modulating elements are controlled by a method comprising the following steps: controlling at least one pulse width using recursive feedback; and driving an electrode means using the pulse width to thereby control a light modulating element of an array of light modulating elements. In other embodiments, the present invention provides a method and system for determining a pulse wave form for each line of a two-dimensional array of drive bits using a recursive feedback process, wherein each drive bit in the array of drive bits is in an initialized state; and for turning all of the drive bits to an off state to thereby produce a blanking interval between fields for an image, wherein control of each of the pulse wave forms is staggered in time.

摘要翻译： 在一个实施例中，本发明通过包括以下步骤的方法控制一个或多个光调制元件：使用递归反馈来控制至少一个脉冲宽度; 并且使用脉冲宽度驱动电极装置，从而控制光调制元件阵列的光调制元件。 在其他实施例中，本发明提供一种用于使用递归反馈处理来确定驱动位二维阵列的每行的脉冲波形的方法和系统，其中驱动位阵列中的每个驱动位处于初始化状态 州; 并且用于将所有驱动位转到关闭状态，从而在图像的场之间产生消隐间隔，其中每个脉冲波形的控制在时间上交错。

公开(公告)号：US07071908B2

公开(公告)日：2006-07-04

申请号：US10849195

申请日：2004-05-20

申请人： Karl M. Guttag ,  Alvin Guttag

发明人： Karl M. Guttag ,  Alvin Guttag

IPC分类号： G09G3/36

CPC分类号： G09G5/10 ,  G06F3/147 ,  G09G3/2014 ,  G09G3/2022 ,  G09G3/34 ,  G09G3/346 ,  G09G2300/0809 ,  G09G2300/0857 ,  G09G2310/0221 ,  G09G2310/0275

摘要： The present invention provides a various methods, systems and devices for controlling light modulating elements and/or spatial light modulators. In some embodiments of the present invention, a recursive feedback method is used to control light modulating elements and/or spatial light modulators.

摘要翻译： 本发明提供了用于控制光调制元件和/或空间光调制器的各种方法，系统和装置。 在本发明的一些实施例中，使用递归反馈方法来控制光调制元件和/或空间光调制器。

公开(公告)号：US07039795B2

公开(公告)日：2006-05-02

申请号：US10172221

申请日：2002-06-14

申请人： Keith Balmer ,  Karl M. Guttag ,  Amarjit Singh Bhandal

发明人： Keith Balmer ,  Karl M. Guttag ,  Amarjit Singh Bhandal

IPC分类号： G06F9/315

CPC分类号： G06F9/30032

摘要： A method for processing data using a multiplexing architecture includes performing a selected one of a plurality of first multiplexer operations on the data and then a selected one of a plurality of second multiplexer operations. The first multiplexer operations include a pass operation and a plurality of bit rearrangement operations. The second multiplexer operations include a pass operation and a plurality of bit duplication operations which duplicates a selected bit or bits to a corresponding block of contiguous bits in the output. A result is then generated that reflects the outputs produced by first and second multiplexers respectively.

摘要翻译： 使用复用架构来处理数据的方法包括：对数据执行多个第一复用器操作中的所选择的一个，然后执行多个第二复用器操作中的所选择的一个。 第一复用器操作包括通过操作和多个位重排操作。 第二多路复用器操作包括将所选择的比特复制到输出中相应的连续比特块的通过操作和多个比特复制操作。 然后产生分别反映由第一和第二多路复用器产生的输出的结果。