公开(公告)号：US08555097B2

公开(公告)日：2013-10-08

申请号：US12609920

申请日：2009-10-30

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

IPC分类号： G06F1/32

CPC分类号： G06F9/30076 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3275 ,  G06F9/38 ,  G06F9/3897 ,  G06F15/7867 ,  Y02D10/126 ,  Y02D10/14

摘要： Described herein is a reconfigurable processor which uses a distributed configuration memory structure and an operation method thereof in which power consumption is reduced. A processing unit which configures the reconfigurable processor includes a functional unit, a distributed configuration memory, a no-operation (NOP) register, and a controller. The NOP register stores information which represents whether or not a NOP operation is performed at each clock cycle. The controller controls to deactivate the distributed configuration memory at a clock cycle at which a NOP operation is performed.

摘要翻译： 这里描述的是使用其中功耗降低的分布式配置存储器结构及其操作方法的可重构处理器。 配置可重构处理器的处理单元包括功能单元，分布式配置存储器，无操作（NOP）寄存器和控制器。 NOP寄存器存储表示在每个时钟周期是否执行NOP操作的信息。 控制器控制在执行NOP操作的时钟周期停用分布式配置存储器。

公开(公告)号：US20100211759A1

公开(公告)日：2010-08-19

申请号：US12706006

申请日：2010-02-16

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  II-hyun Park

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  II-hyun Park

IPC分类号： G06F15/76 ,  G06F9/02 ,  G06F9/312

CPC分类号： G06F15/82 ,  G06F9/30072 ,  G06F9/3853

摘要： An apparatus and method for generating a very long instruction word (VLIW) command that supports predicated execution, and a VLIW processor and method for processing a VLIW are provided herein. The VLIW command includes an instruction bundle formed of a plurality of instructions to be executed in parallel and a single value indicating predicated execution, and is generated using the apparatus and method for generating a VLIW command. The VLIW processor decodes the instruction bundle and executes the instructions, which are included in the decoded instruction bundle, in parallel, according to the value indicating predicated execution.

摘要翻译： 本文提供了一种用于生成支持预定执行的非常长的指令字（VLIW）命令和用于处理VLIW的VLIW处理器和方法的装置和方法。 VLIW命令包括由并行执行的多个指令形成的指令束和指示预测执行的单个值，并且使用用于生成VLIW命令的装置和方法生成。 根据指示预先执行的值，VLIW处理器并行地解码指令束并且并行地执行包括在解码指令束中的指令。

公开(公告)号：US08417918B2

公开(公告)日：2013-04-09

申请号：US12709862

申请日：2010-02-22

申请人： Bernhard Egger ,  Dong-hoon Yoo ,  Soo-jung Ryu ,  Il-hyun Park

发明人： Bernhard Egger ,  Dong-hoon Yoo ,  Soo-jung Ryu ,  Il-hyun Park

IPC分类号： G06F15/16

CPC分类号： G06F13/24

摘要： An interrupt handling technology and a reconfigurable processor are provided. The reconfigurable processor includes a plurality of processing elements, and some of the processing elements are designated for interrupt handling. When an interrupt request occurs while the reconfigurable processor is executing a loop operation, the designated processing elements may process the interrupt request. The interrupt handling technology allows the interrupt request and the loop operation to be processed in parallel.

摘要翻译： 提供中断处理技术和可重构处理器。 可重构处理器包括多个处理元件，并且一些处理元件被指定用于中断处理。 当可重构处理器执行循环操作时发生中断请求时，指定的处理单元可以处理中断请求。 中断处理技术允许并行处理中断请求和循环操作。

公开(公告)号：US08516231B2

公开(公告)日：2013-08-20

申请号：US12695266

申请日：2010-01-28

申请人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger

发明人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger

IPC分类号： G06F15/00 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3836 ,  G06F9/327

摘要： An interrupt support determining apparatus and method for an equal-model processor, and a processor including the interrupt support determining apparatus are provided. The interrupt support determining apparatus determines whether an instruction input to a processor decoder is a multiple latency instruction, compares a current latency of the instruction with a remaining latency if the instruction is a multiple latency instruction, and updates the current latency to the remaining latency if the current latency is greater than the remaining latency.

摘要翻译： 提供了一种用于等模型处理器的中断支持确定装置和方法，以及包括中断支持确定装置的处理器。 中断支持确定装置确定输入到处理器解码器的指令是否是多等待时间指令，如果指令是多等待时间指令，则将指令的当前等待时间与剩余延迟进行比较，并将当前等待时间更新为剩余延迟，如果 当前的延迟大于剩余的延迟。

公开(公告)号：US20100174885A1

公开(公告)日：2010-07-08

申请号：US12563350

申请日：2009-09-21

申请人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

发明人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

IPC分类号： G06F15/76 ,  G06F9/00

CPC分类号： G06F15/7867 ,  G06F9/30072 ,  Y02D10/12 ,  Y02D10/13

摘要： Provided are a reconfigurable processor and operating method thereof. The reconfigurable processor may use a configuration memory distributed to each operation unit. The distributed configuration memory may be separated into a distributed operation configuration memory including configuration information about an operation of a function unit, and a distributed routing configuration memory including configuration information about routing. The distributed operation configuration memory may be activated according to a predicate signal.

摘要翻译： 提供了一种可重构处理器及其操作方法。 可重构处理器可以使用分配给每个操作单元的配置存储器。 分布式配置存储器可以被分成包括关于功能单元的操作的配置信息的分布式操作配置存储器，以及包括关于路由的配置信息的分布式路由配置存储器。 可以根据谓词信号激活分布式操作配置存储器。

公开(公告)号：US08601244B2

公开(公告)日：2013-12-03

申请号：US12706006

申请日：2010-02-16

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Il-hyun Park

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Il-hyun Park

IPC分类号： G06F9/00

CPC分类号： G06F15/82 ,  G06F9/30072 ,  G06F9/3853

摘要： An apparatus and method for generating a very long instruction word (VLIW) command that supports predicated execution, and a VLIW processor and method for processing a VLIW are provided herein. The VLIW command includes an instruction bundle formed of a plurality of instructions to be executed in parallel and a single value indicating predicated execution, and is generated using the apparatus and method for generating a VLIW command. The VLIW processor decodes the instruction bundle and executes the instructions, which are included in the decoded instruction bundle, in parallel, according to the value indicating predicated execution.

摘要翻译： 本文提供了一种用于生成支持预定执行的非常长的指令字（VLIW）命令和用于处理VLIW的VLIW处理器和方法的装置和方法。 VLIW命令包括由并行执行的多个指令形成的指令束和指示预测执行的单个值，并且使用用于生成VLIW命令的装置和方法生成。 根据指示预先执行的值，VLIW处理器并行地解码指令束并且并行地执行包括在解码指令束中的指令。

公开(公告)号：US08495345B2

公开(公告)日：2013-07-23

申请号：US12639663

申请日：2009-12-16

申请人： Dong-hoon Yoo ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

发明人： Dong-hoon Yoo ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

IPC分类号： G06F15/80

CPC分类号： G06F9/3879 ,  G06F9/4812

摘要： A computing apparatus and method of handling an interrupt are provided. The computing apparatus includes a coarse-grained array, a host processor, and an interrupt supervisor. When an interrupt occurs in the coarse-grained array while performing a loop operation, the host processor processes the interrupt, and the interrupt supervisor may perform mode switching between the coarse-grained array and the host processor.

摘要翻译： 提供了一种处理中断的计算装置和方法。 计算装置包括粗粒子阵列，主处理器和中断主管。 当执行循环操作时，在粗粒度阵列中发生中断时，主机处理器处理中断，中断主管可以在粗粒度阵列与主机处理器之间执行模式切换。

公开(公告)号：US08677099B2

公开(公告)日：2014-03-18

申请号：US12563350

申请日：2009-09-21

申请人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woong Seo

发明人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woong Seo

IPC分类号： G06F9/30

CPC分类号： G06F15/7867 ,  G06F9/30072 ,  Y02D10/12 ,  Y02D10/13

摘要： Provided are a reconfigurable processor and operating method thereof. The reconfigurable processor may use a configuration memory distributed to each operation unit. The distributed configuration memory may be separated into a distributed operation configuration memory including configuration information about an operation of a function unit, and a distributed routing configuration memory including configuration information about routing. The distributed operation configuration memory may be activated according to a predicate signal.

摘要翻译： 提供了一种可重构处理器及其操作方法。 可重构处理器可以使用分配给每个操作单元的配置存储器。 分布式配置存储器可以被分成包括关于功能单元的操作的配置信息的分布式操作配置存储器，以及包括关于路由的配置信息的分布式路由配置存储器。 可以根据谓词信号激活分布式操作配置存储器。

公开(公告)号：US20100274939A1

公开(公告)日：2010-10-28

申请号：US12709862

申请日：2010-02-22

申请人： Bernhard Egger ,  Dong-hoon Yoo ,  Soo-jung Ryu ,  Il-hyun Park

发明人： Bernhard Egger ,  Dong-hoon Yoo ,  Soo-jung Ryu ,  Il-hyun Park

IPC分类号： G06F13/24

CPC分类号： G06F13/24

摘要： An interrupt handling technology and a reconfigurable processor are provided. The reconfigurable processor includes a plurality of processing elements, and some of the processing elements are designated for interrupt handling. When an interrupt request occurs while the reconfigurable processor is executing a loop operation, the designated processing elements may process the interrupt request. The interrupt handling technology allows the interrupt request and the loop operation to be processed in parallel.

摘要翻译： 提供中断处理技术和可重构处理器。 可重构处理器包括多个处理元件，并且一些处理元件被指定用于中断处理。 当可重构处理器执行循环操作时发生中断请求时，指定的处理单元可以处理中断请求。 中断处理技术允许并行处理中断请求和循环操作。

公开(公告)号：US20100199068A1

公开(公告)日：2010-08-05

申请号：US12609920

申请日：2009-10-30

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

IPC分类号： G06F15/80 ,  G06F9/06 ,  G06F1/04

CPC分类号： G06F9/30076 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3275 ,  G06F9/38 ,  G06F9/3897 ,  G06F15/7867 ,  Y02D10/126 ,  Y02D10/14

摘要： Described herein is a reconfigurable processor which uses a distributed configuration memory structure and an operation method thereof in which power consumption is reduced. A processing unit which configures the reconfigurable processor includes a functional unit, a distributed configuration memory, a no-operation (NOP) register, and a controller. The NOP register stores information which represents whether or not a NOP operation is performed at each clock cycle. The controller controls to deactivate the distributed configuration memory at a clock cycle at which a NOP operation is performed.

摘要翻译： 这里描述的是使用其中功耗降低的分布式配置存储器结构及其操作方法的可重构处理器。 配置可重构处理器的处理单元包括功能单元，分布式配置存储器，无操作（NOP）寄存器和控制器。 NOP寄存器存储表示在每个时钟周期是否执行NOP操作的信息。 控制器控制在执行NOP操作的时钟周期停用分布式配置存储器。