利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

21 条记录 (耗时 0.016 秒)

    Field effect transistor and method of its manufacture
    4.
    发明授权
    Field effect transistor and method of its manufacture 失效
    场效应晶体管及其制造方法

    公开(公告)号：US06429481B1

    公开(公告)日：2002-08-06

    申请号：US08970221

    申请日：1997-11-14

    申请人： Brian Sze-Ki Mo ,  Duc Chau ,  Steven Sapp ,  Izak Bencuya ,  Dean Edward Probst

    发明人： Brian Sze-Ki Mo ,  Duc Chau ,  Steven Sapp ,  Izak Bencuya ,  Dean Edward Probst

    IPC分类号： H01L2978

    CPC分类号： H01L29/7813 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66734 ,  H01L29/7811

    摘要： A trenched field effect transistor is provided that includes (a) a semiconductor substrate, (b) a trench extending a predetermined depth into the semiconductor substrate, (c) a pair of doped source junctions, positioned on opposite sides of the trench, (d) a doped heavy body positioned adjacent each source junction on the opposite side of the source junction from the trench, the deepest portion of the heavy body extending less deeply into said semiconductor substrate than the predetermined depth of the trench, and (e) a doped well surrounding the heavy body beneath the heavy body.

    摘要翻译： 提供了沟槽场效应晶体管，其包括（a）半导体衬底，（b）在半导体衬底中延伸预定深度的沟槽，（c）位于沟槽相对侧上的一对掺杂源极结（d ）掺杂的重体，其位于与沟槽的源极结的相对侧上的每个源极结附近，重体的最深部分比沟槽的预定深度更深地延伸到所述半导体衬底中，以及（e）掺杂 很好地围着沉重的身体下面的沉重的身体。

    Method of manufacturing a trench transistor having a heavy body region
    6.
    发明授权
    Method of manufacturing a trench transistor having a heavy body region 有权
    制造具有重体区域的沟槽晶体管的方法

    公开(公告)号：US07696571B2

    公开(公告)日：2010-04-13

    申请号：US12329509

    申请日：2008-12-05

    申请人： Brian Sze-Ki Mo ,  Duc Chau ,  Steven Sapp ,  Izak Bencuya ,  Dean E. Probst

    发明人： Brian Sze-Ki Mo ,  Duc Chau ,  Steven Sapp ,  Izak Bencuya ,  Dean E. Probst

    IPC分类号： H01L29/78

    CPC分类号： H01L29/7813 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66734 ,  H01L29/7811

    摘要： A trenched field effect transistor is provided that includes (a) a semiconductor substrate, (b) a trench extending a predetermined depth into the semiconductor substrate, (c) a pair of doped source junctions, positioned on opposite sides of the trench, (d) a doped heavy body positioned adjacent each source junction on the opposite side of the source junction from the trench, the deepest portion of the heavy body extending less deeply into said semiconductor substrate than the predetermined depth of the trench, and (e) a doped well surrounding the heavy body beneath the heavy body.

    摘要翻译： 提供了沟槽场效应晶体管，其包括（a）半导体衬底，（b）在半导体衬底中延伸预定深度的沟槽，（c）位于沟槽相对侧上的一对掺杂源极结（d ）掺杂的重体，其位于与沟槽的源极结的相对侧上的每个源极结附近，重体的最深部分比沟槽的预定深度更深地延伸到所述半导体衬底中，以及（e）掺杂 很好地围着沉重的身体下面的沉重的身体。

    Method of forming a trench transistor having a superior gate dielectric
    9.
    发明授权
    Method of forming a trench transistor having a superior gate dielectric 失效
    形成具有优良栅极电介质的沟槽晶体管的方法

    公开(公告)号：US06927134B2

    公开(公告)日：2005-08-09

    申请号：US10077258

    申请日：2002-02-14

    申请人： Brian Sze-Ki Mo ,  Duc Chau

    发明人： Brian Sze-Ki Mo ,  Duc Chau

    IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/51 ,  H01L29/78 ,  H01L21/8242

    CPC分类号： H01L29/7813 ,  H01L21/28202 ,  H01L21/28211 ,  H01L29/513 ,  H01L29/518

    摘要： A trench transistor with lower leakage current and higher gate rupture voltage. The gate oxide layer of a trench transistor is grown at a temperature above about 1100° C. to reduce thinning of the oxide layer at the corners of the trench. In a further embodiment, a conformal layer of silicon nitride is deposited over the high-temperature oxide layer, and a second oxide layer is formed between the silicon nitride layer and the gate polysilicon. The first gate oxide layer, silicon nitride layer, and second oxide layer form a composite gate dielectric structure that substantially reduces leakage current in trench field effect transistors.

    摘要翻译： 具有较低漏电流和较高栅极断裂电压的沟槽晶体管。 沟槽晶体管的栅极氧化层在高于约1100℃的温度下生长，以减小沟槽角部处的氧化物层的变薄。 在另一个实施例中，在高温氧化物层上沉积氮化硅保形层，并且在氮化硅层和栅极多晶硅之间形成第二氧化物层。 第一栅极氧化物层，氮化硅层和第二氧化物层形成复合栅极电介质结构，其大大减小了沟槽场效应晶体管中的漏电流。

    Trench transistor with superior gate dielectric
    10.
    发明授权
    Trench transistor with superior gate dielectric 失效
    具有优异栅极电介质的沟槽晶体管

    公开(公告)号：US06404007B1

    公开(公告)日：2002-06-11

    申请号：US09286168

    申请日：1999-04-05

    申请人： Brian Sze-Ki Mo ,  Duc Chau

    发明人： Brian Sze-Ki Mo ,  Duc Chau

    IPC分类号： H01L29792

    CPC分类号： H01L29/7813 ,  H01L21/28202 ,  H01L21/28211 ,  H01L29/513 ,  H01L29/518

    摘要： A trench transistor with lower leakage current and higher gate rupture voltage. The gate oxide layer of a trench transistor is grown at a temperature above about 1100° C. to reduce thinning of the oxide layer at the corners of the trench. In a further embodiment, a conformal layer of silicon nitride is deposited over the high-temperature oxide layer, and a second oxide layer is formed between the silicon nitride layer and the gate polysilicon. The first gate oxide layer, silicon nitride layer, and second oxide layer form a composite gate dielectric structure that substantially reduces leakage current in trench field effect transistors.

    摘要翻译： 具有较低漏电流和较高栅极断裂电压的沟槽晶体管。 沟槽晶体管的栅极氧化层在高于约1100℃的温度下生长，以减小沟槽角部处的氧化物层的变薄。 在另一实施例中，在高温氧化物层上沉积氮化硅保形层，并且在氮化硅层和栅极多晶硅之间形成第二氧化物层。 第一栅极氧化物层，氮化硅层和第二氧化物层形成复合栅极电介质结构，其大大减小了沟槽场效应晶体管中的漏电流。