利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

166 条记录 (耗时 0.035 秒)

    Circuit emulation service over an internet protocol network
    2.
    发明授权
    Circuit emulation service over an internet protocol network 有权
    通过互联网协议网络进行电路仿真服务

    公开(公告)号：US06870837B2

    公开(公告)日：2005-03-22

    申请号：US09378201

    申请日：1999-08-19

    申请人： Chi Fai Ho ,  Amar Gupta ,  Prabhas Kejriwal ,  Ravi Bail Bhat

    发明人： Chi Fai Ho ,  Amar Gupta ,  Prabhas Kejriwal ,  Ravi Bail Bhat

    IPC分类号： H04L12/64 ,  H04L12/66

    CPC分类号： H04L12/6418 ,  H04L2012/6472 ,  H04L2012/6475 ,  H04L2012/6481

    摘要： The present invention establishes a circuit emulation service (CES) over an internet protocol (IP) network based on properties of the IP network. The CES emulates a circuit from a local interworking function to a remote interworking function. Data that is received at a constant bit rate at the local interworking function is encapsulated into a number of IP packets configured according to the CES. The IP packets are transported from the local interworking function to the remote interworking function according to the CES. In one embodiment, each IP packet also includes data segments for simultaneously encapsulating multiple constant bit rate circuits. In another embodiment, each data segment includes a separate CES circuit header.

    摘要翻译： 本发明基于IP网络的特性，通过因特网协议（IP）网络建立电路仿真服务（CES）。 CES仿真从本地互通功能到远程互通功能的电路。 在本地互通功能下以固定比特率接收的数据被封装成根据CES配置的多个IP分组。 IP分组根据CES从本地互通功能传输到远程互通功能。 在一个实施例中，每个IP分组还包括用于同时封装多个恒定比特率电路的数据段。 在另一个实施例中，每个数据段包括单独的CES电路接头。

    Cell reassembly for packet based networks
    6.
    发明授权
    Cell reassembly for packet based networks 失效
    基于分组的网络的信元重组

    公开(公告)号：US06704794B1

    公开(公告)日：2004-03-09

    申请号：US09518662

    申请日：2000-03-03

    申请人： Prabhas Kejriwal ,  Chi Fai Ho

    发明人： Prabhas Kejriwal ,  Chi Fai Ho

    IPC分类号： G06F1516

    CPC分类号： H04L29/06 ,  H04L69/22 ,  H04L69/32

    摘要： A cell processing pipeline is described having a plurality of stages for cell reassembly. The cell has a cell header and a cell payload. One of the stages is configured to parse packet header information located within the cell payload.

    摘要翻译： 描述了具有用于单元重新组装的多个级的单元处理流水线。 小区具有小区头部和小区有效载荷。 其中一个阶段被配置为解析位于小区有效负载内的分组报头信息。

    Method and apparatus for an output packet organizer
    7.
    发明授权
    Method and apparatus for an output packet organizer 失效
    输出包组织者的方法和装置

    公开(公告)号：US06934250B1

    公开(公告)日：2005-08-23

    申请号：US09418690

    申请日：1999-10-14

    申请人： Prabhas Kejriwal ,  Chi Fai Ho

    发明人： Prabhas Kejriwal ,  Chi Fai Ho

    IPC分类号： G01R31/08 ,  H04Q3/00

    CPC分类号： H04Q3/0091 ,  H04Q2213/13141 ,  H04Q2213/13164 ,  H04Q2213/13166 ,  H04Q2213/1331 ,  H04Q2213/13348

    摘要： An apparatus is described having an output packet organizer that has a first location and a plurality of second locations. The first and second locations correspond to the priority of a packet, where the first location has higher priority than the second locations. The output packet organizer has a third location. The third location has a higher priority than the first location. The first and third locations are coupled to a scheduler that serves the first and third locations. The second locations coupled to the scheduler through a round robin pointer.

    摘要翻译： 描述了具有输出分组管理器的装置，其具有第一位置和多个第二位置。 第一和第二位置对应于分组的优先级，其中第一位置具有比第二位置更高的优先级。 输出包管理器具有第三位置。 第三个位置的优先级高于第一个位置。 第一和第三位置耦合到用于第一和第三位置的调度器。 通过循环指针耦合到调度器的第二个位置。

    Method and apparatus for input rate regulation associated with a packet processing pipeline
    8.
    发明授权
    Method and apparatus for input rate regulation associated with a packet processing pipeline 失效
    与分组处理流水线相关联的输入速率调节的方法和装置

    公开(公告)号：US06882642B1

    公开(公告)日：2005-04-19

    申请号：US09419728

    申请日：1999-10-14

    申请人： Prabhas Kejriwal ,  Chi Fai Ho

    发明人： Prabhas Kejriwal ,  Chi Fai Ho

    IPC分类号： H04L12/24 ,  H04L12/56 ,  H04Q11/00

    CPC分类号： H04L47/10 ,  H04L41/5003 ,  H04L47/20 ,  H04L47/2408 ,  H04L47/2441 ,  H04L47/31 ,  H04L47/41

    摘要： A method is described that involves presenting packet header information from a packet and packet size information for the packet to a pipeline that comprises multiple stages. One of the stages identifies, with the packet header information, where input flow information for the packet is located. The input flow information is then fetched. The input flow information identifies where input capacity information for the packet is located and the input capacity information is then fetched. Another of the stages compares an input capacity for the packet with the packet's size and indicates whether the packet is conforming or non-conforming based upon the comparison. The input capacity is calculated from the input capacity information.

    摘要翻译： 描述了一种方法，其涉及将分组的分组报头信息和用于分组的分组大小信息呈现到包括多个阶段的流水线。 其中一个阶段通过分组报头信息识别分组的输入流信息位于何处。 然后获取输入流信息。 输入流信息识别分组的输入容量信息位于哪里，然后获取输入容量信息。 另一个阶段将分组的输入容量与分组的大小进行比较，并且基于比较来指示分组是否符合或不一致。 输入容量由输入容量信息计算。

    Method and apparatus for output rate regulation and control associated with a packet pipeline
    9.
    发明授权
    Method and apparatus for output rate regulation and control associated with a packet pipeline 失效
    与分组流水线相关的输出速率调节和控制的方法和装置

    公开(公告)号：US06757249B1

    公开(公告)日：2004-06-29

    申请号：US09418683

    申请日：1999-10-14

    申请人： Prabhas Kejriwal ,  Chi Fai Ho

    发明人： Prabhas Kejriwal ,  Chi Fai Ho

    IPC分类号： H04L1256

    CPC分类号： H04L47/10

    摘要： An apparatus having a pipeline having a series of stages. At least one of the pipeline stages has a first interface for coupling to a memory that stores output capacity information for a packet. The output capacity information is obtainable from the packet's packet header information or internal information where the internal information is used within a service provider's network. At least one of the pipeline stages has a second interface that receives packet size information; a third interface that receives the output capacity information; and comparison logic coupled to the second and third interfaces. A method that involves presenting packet header information and packet size information to one or more pipeline stages where the packet header information and the packet size information correspond to a packet. Then, determining within a stage associated with the pipeline, with the packet header information, output capacity for the packet. Then, comparing within a stage associated with the pipeline, the output capacity with the packet size to determine appropriate delay for the packet.

    摘要翻译： 一种具有一系列级的管线的装置。 至少一个流水线级具有用于耦合到存储器的第一接口，该存储器存储用于分组的输出容量信息。 输出容量信息可以从数据包的包头信息或内部信息获得，其中在服务提供商的网络内使用内部信息。 至少一个流水线级具有接收分组大小信息的第二接口; 接收输出容量信息的第三接口; 以及耦合到第二和第三接口的比较逻辑。一种方法，其涉及将分组报头信息和分组大小信息呈现给分组报头信息和分组大小信息对应于分组的一个或多个流水线阶段。 然后，在与流水线相关联的阶段内，用分组标题信息确定分组的输出容量。 然后，在与流水线相关联的阶段内比较输出容量与分组大小以确定分组的适当延迟。

    Micro-programmable protocol packet parser and encapsulator
    10.
    发明授权
    Micro-programmable protocol packet parser and encapsulator 失效
    微型可编程协议包解析器和封装器

    公开(公告)号：US07292586B2

    公开(公告)日：2007-11-06

    申请号：US09823802

    申请日：2001-03-30

    申请人： Gautam Dewan ,  Prabhas Kejriwal ,  Manish Muthal ,  Shashank Merchant ,  Chi Fai Ho

    发明人： Gautam Dewan ,  Prabhas Kejriwal ,  Manish Muthal ,  Shashank Merchant ,  Chi Fai Ho

    IPC分类号： H04L12/28

    CPC分类号： H04L29/06 ,  G06F9/3885 ,  H04L69/12 ,  H04L69/22

    摘要： A micro-programmable controller is disclosed for parsing a packet and encapsulating data to form a packet. The micro-programmable controller loads an instruction within the micro-controller. The instruction word has a plurality of instruction fields. The micro-controller processes the plurality of instruction fields in parallel. Each instruction field is related to a specific operation for parsing a packet or encapsulating data to form a packet. The programmable micro-controller can be programmed to handle packets to support new types of protocols by programming a template to string specific routines together based on an instruction set specific for parsing and encapsulating.

    摘要翻译： 公开了一种用于解析分组并封装数据以形成分组的微型可编程控制器。 微型可编程控制器加载微控制器内的指令。 指令字具有多个指令字段。 微控制器并行处理多个指令字段。 每个指令字段与用于解析分组或封装数据以形成分组的特定操作有关。 可编程微控制器可以编程为处理数据包以支持新类型的协议，方法是根据特定于解析和封装的指令集将模板编程到一起，将特定于特定的例程进行编程。