公开(公告)号：US08980753B2

公开(公告)日：2015-03-17

申请号：US12886580

申请日：2010-09-21

申请人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

发明人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

IPC分类号： H01L21/311 ,  H01L21/302 ,  H01L21/461 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00 ,  B44C1/22 ,  H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/823814

摘要： A method for fabricating a metal gate transistor is disclosed. The method includes the steps of: providing a substrate having a first transistor region and a second transistor region; forming a first metal-oxide semiconductor (MOS) transistor on the first transistor region and a second MOS transistor on the second transistor region, in which the first MOS transistor includes a first dummy gate and the second MOS transistor comprises a second dummy gate; forming a patterned hard mask on the second MOS transistor, in which the hard mask includes at least one metal atom; and using the patterned hard mask to remove the first dummy gate of the first MOS transistor.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供具有第一晶体管区域和第二晶体管区域的衬底; 在第一晶体管区域上形成第一金属氧化物半导体（MOS）晶体管，在第二晶体管区域形成第二MOS晶体管，其中第一MOS晶体管包括第一虚拟栅极，第二MOS晶体管包括第二虚拟栅极; 在所述第二MOS晶体管上形成图案化的硬掩模，其中所述硬掩模包括至少一个金属原子; 以及使用图案化的硬掩模去除第一MOS晶体管的第一伪栅极。

公开(公告)号：US20120070995A1

公开(公告)日：2012-03-22

申请号：US12886580

申请日：2010-09-21

申请人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

发明人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

IPC分类号： H01L21/302

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/823814

摘要： A method for fabricating a metal gate transistor is disclosed. The method includes the steps of: providing a substrate having a first transistor region and a second transistor region; forming a first metal-oxide semiconductor (MOS) transistor on the first transistor region and a second MOS transistor on the second transistor region, in which the first MOS transistor includes a first dummy gate and the second MOS transistor comprises a second dummy gate; forming a patterned hard mask on the second MOS transistor, in which the hard mask includes at least one metal atom; and using the patterned hard mask to remove the first dummy gate of the first MOS transistor.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供具有第一晶体管区域和第二晶体管区域的衬底; 在第一晶体管区域上形成第一金属氧化物半导体（MOS）晶体管，在第二晶体管区域形成第二MOS晶体管，其中第一MOS晶体管包括第一虚拟栅极，第二MOS晶体管包括第二虚拟栅极; 在所述第二MOS晶体管上形成图案化的硬掩模，其中所述硬掩模包括至少一个金属原子; 以及使用图案化的硬掩模去除第一MOS晶体管的第一伪栅极。

公开(公告)号：US08232154B2

公开(公告)日：2012-07-31

申请号：US12563388

申请日：2009-09-21

申请人： Chin-Cheng Chien ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh

发明人： Chin-Cheng Chien ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh

IPC分类号： H01L21/8238

CPC分类号： H01L29/66636 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7848

摘要： A method for fabricating a semiconductor device is provided. A high dielectric constant (high-k) layer and a work function metal layer are formed in sequence on a substrate. A hard mask layer is formed on the work function metal layer, where the material of the hard mask layer is lanthanum oxide. The work function metal layer is patterned by using the hard mask layer as a mask. The hard mask layer is then removed. Afterwards, a gate structure is formed on the substrate.

摘要翻译： 提供一种制造半导体器件的方法。 在基板上依次形成高介电常数（高k）层和功函数金属层。 在功函数金属层上形成硬掩模层，其中硬掩模层的材料是氧化镧。 通过使用硬掩模层作为掩模来对功函数金属层进行图案化。 然后去除硬掩模层。 之后，在基板上形成栅极结构。

公开(公告)号：US20110070702A1

公开(公告)日：2011-03-24

申请号：US12563388

申请日：2009-09-21

申请人： Chin-Cheng Chien ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh

发明人： Chin-Cheng Chien ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh

IPC分类号： H01L21/8238 ,  H01L21/28

CPC分类号： H01L29/66636 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7848

摘要： A method for fabricating a semiconductor device is provided. A high dielectric constant (high-k) layer and a work function metal layer are formed in sequence on a substrate. A hard mask layer is formed on the work function metal layer, where the material of the hard mask layer is lanthanum oxide. The work function metal layer is patterned by using the hard mask layer as a mask. The hard mask layer is then removed. Afterwards, a gate structure is formed on the substrate.

摘要翻译： 提供一种制造半导体器件的方法。 在基板上依次形成高介电常数（高k）层和功函数金属层。 在功函数金属层上形成硬掩模层，其中硬掩模层的材料是氧化镧。 通过使用硬掩模层作为掩模来对功函数金属层进行图案化。 然后去除硬掩模层。 之后，在基板上形成栅极结构。

公开(公告)号：US20110086499A1

公开(公告)日：2011-04-14

申请号：US12577729

申请日：2009-10-13

申请人： Chin-Cheng Chien ,  Chan-Lon Yang ,  Chiu-Hsien Yeh

发明人： Chin-Cheng Chien ,  Chan-Lon Yang ,  Chiu-Hsien Yeh

IPC分类号： H01L21/265 ,  H01L21/306

CPC分类号： H01L21/31133 ,  G03F7/423 ,  H01L21/266

摘要： A method for removing a photoresist is disclosed. First, a substrate including a patterned photoresist is provided. Second, an ion implantation is carried out on the substrate. Then, a non-oxidative pre-treatment is carried out on the substrate. The non-oxidative pre-treatment provides hydrogen, a carrier gas and plasma. Later, a photoresist-stripping step is carried out so that the photoresist can be completely removed.

摘要翻译： 公开了一种去除光致抗蚀剂的方法。 首先，提供包括图案化光致抗蚀剂的基板。 其次，在基板上进行离子注入。 然后，在基板上进行非氧化性预处理。 非氧化预处理提供氢气，载气和等离子体。 之后，进行光致抗蚀剂剥离工序，使光致抗蚀剂能够被完全除去。

公开(公告)号：US08211801B2

公开(公告)日：2012-07-03

申请号：US12874332

申请日：2010-09-02

申请人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

发明人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L29/517 ,  H01L21/31111 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/4966 ,  H01L29/513

摘要： A method of fabricating a CMOS device having high-k dielectric layer and metal gate electrode is provided. First, an isolation structure is formed in a substrate to define a first-type and a second-type MOS regions; an interfacial layer and a high-k dielectric layer are sequentially formed over the substrate; a first and a second cover layers are respectively formed over a portion of the high-k dielectric layer at the first-type MOS region and another portion of the high-k dielectric layer at the second-type MOS region; afterwards, an in-situ etching step is performed to sequentially etch the first and second cover layers using a first etching solution and to etch both the high-k dielectric layer and the interfacial layer using a second etching solution until the substrate is exposed. Wherein, the second etching solution is a mixed etching solution containing the first etching solution.

摘要翻译： 提供一种制造具有高k电介质层和金属栅电极的CMOS器件的方法。 首先，在衬底中形成隔离结构以限定第一类型和第二类型的MOS区; 在衬底上顺序地形成界面层和高k电介质层; 第一和第二覆盖层分别形成在第一型MOS区的高k电介质层的一部分和第二类型MOS区的高k电介质层的另一部分上; 之后，执行原位蚀刻步骤以使用第一蚀刻溶液顺次蚀刻第一和第二覆盖层，并且使用第二蚀刻溶液蚀刻高k电介质层和界面层，直到基板被暴露。 其中，第二蚀刻溶液是含有第一蚀刻溶液的混合蚀刻溶液。

公开(公告)号：US20120132996A1

公开(公告)日：2012-05-31

申请号：US12957304

申请日：2010-11-30

申请人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

发明人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

IPC分类号： H01L27/088

CPC分类号： H01L27/088 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A strained silicon substrate structure includes a first transistor and a second transistor disposed on a substrate. The first transistor includes a first gate structure and two first source/drain regions disposed at two sides of the first gate structure. A first source/drain to gate distance is between each first source/drain region and the first gate structure. The second transistor includes a second gate structure and two source/drain doped regions disposed at two side of the second gate structure. A second source/drain to gate distance is between each second source/drain region and the second gate structure. The first source/drain to gate distance is smaller than the second source/drain to gate distance.

摘要翻译： 应变硅衬底结构包括设置在衬底上的第一晶体管和第二晶体管。 第一晶体管包括第一栅极结构和设置在第一栅极结构的两侧的两个第一源极/漏极区域。 第一源极/漏极到栅极间距在每个第一源极/漏极区域和第一栅极结构之间。 第二晶体管包括第二栅极结构和设置在第二栅极结构的两侧的两个源极/漏极掺杂区域。 第二源极/漏极到栅极间距在每个第二源极/漏极区域和第二栅极结构之间。 第一源极/漏极到栅极距离小于第二源极/漏极到栅极距离。

公开(公告)号：US20120021583A1

公开(公告)日：2012-01-26

申请号：US12841174

申请日：2010-07-22

申请人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

发明人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

IPC分类号： H01L21/335 ,  H01L21/306 ,  H01L21/20

CPC分类号： H01L21/30608 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A semiconductor process is disclosed. The semiconductor process includes the steps of: providing a substrate having a specific area defined thereon; and performing an etch process by using an etchant comprising H2O2 to etch the specific area for forming a recess.

摘要翻译： 公开了一种半导体工艺。 半导体工艺包括以下步骤：提供其上限定了特定区域的衬底; 以及通过使用包含H 2 O 2的蚀刻剂来蚀刻用于形成凹部的特定区域来进行蚀刻工艺。

公开(公告)号：US08405155B2

公开(公告)日：2013-03-26

申请号：US12888430

申请日：2010-09-23

申请人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

发明人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/7834 ,  H01L29/7848

摘要： A semiconductor structure comprises a substrate, a gate structure, at least a source/drain region, a recess and an epitaxial layer. The substrate includes an up surface. A gate structure is located on the upper surface. The source/drain region is located within the substrate beside the gate structure. The recess is located within the source/drain region. The epitaxial layer fills the recess, and the cross-sectional profile of the epitaxial layer is an octagon.

摘要翻译： 半导体结构包括衬底，栅极结构，至少源极/漏极区，凹部和外延层。 基板包括上表面。 门结构位于上表面。 源极/漏极区位于栅极结构旁边的衬底内。 凹槽位于源极/漏极区域内。 外延层填充凹槽，并且外延层的横截面轮廓是八边形。

公开(公告)号：US08404591B2

公开(公告)日：2013-03-26

申请号：US13482044

申请日：2012-05-29

申请人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

发明人： Chiu-Hsien Yeh ,  Chan-Lon Yang ,  Chin-Cheng Chien ,  Lien-Fa Hung ,  Yun-Cheng Kao

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L29/517 ,  H01L21/31111 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/4966 ,  H01L29/513

摘要： A method of fabricating a MOS device comprises steps as follows: An interfacial layer, a high-k dielectric layer and a cover layer on a substrate are sequentially formed. Then an in-situ wet etching step is performed by sequentially using a first etching solution to etch the cover layer and using a second etching solution to etch the high-k dielectric layer and the interfacial layer until the substrate is exposed, wherein the second etching solution is a mixed etching solution containing the first etching solution.

摘要翻译： 制造MOS器件的方法包括以下步骤：依次形成界面层，高k电介质层和衬底上的覆盖层。 然后，通过依次使用第一蚀刻溶液蚀刻覆盖层并使用第二蚀刻溶液来蚀刻高k电介质层和界面层直到基板被暴露来进行原位湿蚀刻步骤，其中第二蚀刻 溶液是含有第一蚀刻溶液的混合蚀刻溶液。