利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

254 条记录 (耗时 0.027 秒)

    CMOS device with raised source and drain regions
    1.
    发明申请
    CMOS device with raised source and drain regions 有权
    CMOS器件具有升高的源极和漏极区域

    公开(公告)号：US20080102573A1

    公开(公告)日：2008-05-01

    申请号：US11588920

    申请日：2006-10-27

    申请人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    发明人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823814 ,  H01L27/092 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

    摘要： A method of forming a semiconductor structure includes forming a PMOS device and an NMOS device. The step of forming the PMOS device includes forming a first gate stack on a semiconductor substrate; forming a first offset spacer on a sidewall of the first gate stack; forming a stressor in the semiconductor substrate using the first offset spacer as a mask; and epitaxially growing a first raised source/drain extension (LDD) region on the stressor. The step of forming the NMOS device includes forming a second gate stack on the semiconductor substrate; forming a second offset spacer on a sidewall of the second gate stack; epitaxially growing a second raised LDD region on the semiconductor substrate using the second offset spacer as a mask; and forming a deep source/drain region adjoining the second raised LDD region.

    摘要翻译： 形成半导体结构的方法包括形成PMOS器件和NMOS器件。 形成PMOS器件的步骤包括在半导体衬底上形成第一栅叠层; 在所述第一栅极堆叠的侧壁上形成第一偏移间隔物; 使用第一偏移间隔件作为掩模在半导体衬底中形成应力器; 并且在应激源上外延生长第一升高的源极/漏极延伸（LDD）区域。 形成NMOS器件的步骤包括在半导体衬底上形成第二栅极叠层; 在所述第二栅极堆叠的侧壁上形成第二偏移间隔物; 使用第二偏移间隔物作为掩模在半导体衬底上外延生长第二隆起的LDD区; 以及形成与第二凸起LDD区域相邻的深源极/漏极区域。

    CMOS device with raised source and drain regions
    2.
    发明授权
    CMOS device with raised source and drain regions 有权
    CMOS器件具有升高的源极和漏极区域

    公开(公告)号：US08008157B2

    公开(公告)日：2011-08-30

    申请号：US11588920

    申请日：2006-10-27

    申请人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    发明人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823814 ,  H01L27/092 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

    摘要： A method of forming a semiconductor structure includes forming a PMOS device and an NMOS device. The step of forming the PMOS device includes forming a first gate stack on a semiconductor substrate; forming a first offset spacer on a sidewall of the first gate stack; forming a stressor in the semiconductor substrate using the first offset spacer as a mask; and epitaxially growing a first raised source/drain extension (LDD) region on the stressor. The step of forming the NMOS device includes forming a second gate stack on the semiconductor substrate; forming a second offset spacer on a sidewall of the second gate stack; epitaxially growing a second raised LDD region on the semiconductor substrate using the second offset spacer as a mask; and forming a deep source/drain region adjoining the second raised LDD region.

    摘要翻译： 形成半导体结构的方法包括形成PMOS器件和NMOS器件。 形成PMOS器件的步骤包括在半导体衬底上形成第一栅叠层; 在所述第一栅极堆叠的侧壁上形成第一偏移间隔物; 使用第一偏移间隔件作为掩模在半导体衬底中形成应力器; 并且在应激源上外延生长第一升高的源极/漏极延伸（LDD）区域。 形成NMOS器件的步骤包括在半导体衬底上形成第二栅极叠层; 在所述第二栅极堆叠的侧壁上形成第二偏移间隔物; 使用第二偏移间隔物作为掩模在半导体衬底上外延生长第二隆起的LDD区; 以及形成与第二凸起LDD区域相邻的深源极/漏极区域。

    CMOS Device with Raised Source and Drain Regions
    4.
    发明申请
    CMOS Device with Raised Source and Drain Regions 审中-公开
    CMOS器件具有引出源和漏极区域

    公开(公告)号：US20110298049A1

    公开(公告)日：2011-12-08

    申请号：US13210993

    申请日：2011-08-16

    申请人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    发明人： Chun-Sheng Liang ,  Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    IPC分类号： H01L27/092

    CPC分类号： H01L21/823814 ,  H01L27/092 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

    摘要： A semiconductor structure includes a semiconductor substrate comprising a PMOS region and an NMOS region; a PMOS device in the PMOS region; and an NMOS device in the NMOS region. The PMOS device includes a first gate stack on the semiconductor substrate; a first offset spacer on a sidewall of the first gate stack; a stressor in the semiconductor substrate and adjacent to the first offset spacer; and a first raised source/drain extension region on the stressor and adjoining the first offset spacer, wherein the first raised source/drain extension region has a higher p-type dopant concentration than the stressor. The NMOS device in the NMOS region includes a second gate stack on the semiconductor substrate; a second offset spacer on a sidewall of the second gate stack; a second raised source/drain extension region on the semiconductor substrate and adjoining the second offset spacer; and a deep source/drain region adjoining the second raised source/drain extension region, wherein the deep source/drain region is free from stressors formed in the semiconductor substrate.

    摘要翻译： 半导体结构包括：包括PMOS区域和NMOS区域的半导体衬底; PMOS区域中的PMOS器件; 和NMOS区域中的NMOS器件。 PMOS器件包括在半导体衬底上的第一栅叠层; 在所述第一栅极堆叠的侧壁上的第一偏移间隔物; 所述半导体衬底中的应力源并且与所述第一偏移间隔物相邻; 以及在所述应力器上并与所述第一偏移间隔物邻接的第一升高的源极/漏极延伸区域，其中所述第一升高的源极/漏极延伸区域具有比所述应力源更高的p型掺杂剂浓度。 NMOS区域中的NMOS器件包括在半导体衬底上的第二栅极堆叠; 在所述第二栅极堆叠的侧壁上的第二偏移间隔物; 在所述半导体衬底上的第二凸起的源极/漏极延伸区域，并邻接所述第二偏移间隔物; 以及与第二升高源极/漏极延伸区域相邻的深源极/漏极区域，其中深的源极/漏极区域没有形成在半导体衬底中的应力源。

    CMOS devices with graded silicide regions
    5.
    发明申请
    CMOS devices with graded silicide regions 有权
    具有分级硅化物区域的CMOS器件

    公开(公告)号：US20080029831A1

    公开(公告)日：2008-02-07

    申请号：US11496857

    申请日：2006-08-01

    申请人： Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    发明人： Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00

    CPC分类号： H01L29/665 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

    摘要： A semiconductor device includes a semiconductor substrate, a gate stack overlying the semiconductor substrate, a spacer on a sidewall of the gate stack, a lightly doped source/drain (LDD) region adjacent the gate stack, a deep source/drain region adjoining the LDD region, and a graded silicide region on the deep source/drain region and the LDD region. The graded silicide region includes a first portion having a first thickness and a second portion adjoining the first portion and having a second thickness substantially less than the first thickness. The second portion is closer to a channel region than the first portion.

    摘要翻译： 半导体器件包括半导体衬底，覆盖半导体衬底的栅极堆叠，栅叠层的侧壁上的间隔物，邻近栅叠层的轻掺杂源/漏（LDD）区，与LDD相邻的深源/漏区 区域，以及深源极/漏极区域和LDD区域上的渐变硅化物区域。 分级硅化物区域包括具有第一厚度的第一部分和与第一部分相邻并具有基本上小于第一厚度的第二厚度的第二部分。 第二部分比第一部分更靠近通道区域。

    CMOS devices with graded silicide regions
    6.
    发明授权
    CMOS devices with graded silicide regions 有权
    具有分级硅化物区域的CMOS器件

    公开(公告)号：US07545006B2

    公开(公告)日：2009-06-09

    申请号：US11496857

    申请日：2006-08-01

    申请人： Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    发明人： Hung-Ming Chen ,  Chien-Chao Huang ,  Fu-Liang Yang

    IPC分类号： H01L29/76

    CPC分类号： H01L29/665 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

    摘要： A semiconductor device includes a semiconductor substrate, a gate stack overlying the semiconductor substrate, a spacer on a sidewall of the gate stack, a lightly doped source/drain (LDD) region adjacent the gate stack, a deep source/drain region adjoining the LDD region, and a graded silicide region on the deep source/drain region and the LDD region. The graded silicide region includes a first portion having a first thickness and a second portion adjoining the first portion and having a second thickness substantially less than the first thickness. The second portion is closer to a channel region than the first portion.

    摘要翻译： 半导体器件包括半导体衬底，覆盖半导体衬底的栅极堆叠，栅叠层的侧壁上的间隔物，邻近栅叠层的轻掺杂源/漏（LDD）区，与LDD相邻的深源/漏区 区域，以及深源极/漏极区域和LDD区域上的渐变硅化物区域。 分级硅化物区域包括具有第一厚度的第一部分和与第一部分相邻并具有基本上小于第一厚度的第二厚度的第二部分。 第二部分比第一部分更靠近通道区域。