公开(公告)号：US06828823B1

公开(公告)日：2004-12-07

申请号：US10439602

申请日：2003-05-16

申请人： Cyrus Tsui ,  Benny Ma ,  Om P. Agrawal ,  Ju Shen ,  Sam Tsai ,  Jack Wong ,  Chan-Chi Jason Cheng

发明人： Cyrus Tsui ,  Benny Ma ,  Om P. Agrawal ,  Ju Shen ,  Sam Tsai ,  Jack Wong ,  Chan-Chi Jason Cheng

IPC分类号： H03K19177

CPC分类号： H03K19/17752 ,  H03K19/1776 ,  H03K19/17768

摘要： An integrated circuit includes non-volatile and volatile memory, with the volatile memory controlling the integrated circuit's functionality. Various techniques are disclosed for programming the different types of memory through one or more data ports to provide in-system programmability and dynamic reconfigurability. External configuration devices are not required if the data from the non-volatile memory is transferred directly to the volatile memory.

摘要翻译： 集成电路包括非易失性和易失性存储器，易失性存储器控制集成电路的功能。 公开了用于通过一个或多个数据端口对不同类型的存储器进行编程以提供系统内可编程性和动态可重构性的各种技术。 如果来自非易失性存储器的数据直接传输到易失性存储器，则不需要外部配置设备。

公开(公告)号：US06552595B1

公开(公告)日：2003-04-22

申请号：US09318570

申请日：1999-05-26

申请人： Benny Ma

发明人： Benny Ma

IPC分类号： H03K500

CPC分类号： H03K19/17748 ,  G05F1/56 ,  H03K5/08 ,  H03K17/0822 ,  H03K17/165 ,  H03K19/177 ,  H03K19/1778

摘要： In a programmable integrated circuit, a discharge circuit for discharging high voltage nodes provides a current path whose current is limited by a control voltage. In one embodiment, the current path is implemented by a transistor coupled to the high voltage nodes, with the control voltage provided by a current mirror coupled to the current path. The control voltage is applied across the gate and source terminals of the transistor. In one embodiment, the source terminal of the transistor is precharged to a supply voltage less a threshold voltage of a transistor. With the current in the current path thus limited, threshold voltage shifts and other damages to the functional circuit of the integrated circuit due to the discharge current of high voltage nodes are avoided.

摘要翻译： 在可编程集成电路中，用于放电高电压节点的放电电路提供电流被电流限制的电流路径。 在一个实施例中，电流路径由耦合到高压节点的晶体管实现，其中由耦合到当前路径的电流镜提供的控制电压。 控制电压施加在晶体管的栅极和源极端子之间。 在一个实施例中，晶体管的源极端子被预充电到小于晶体管的阈值电压的电源电压。 由于当前路径中的电流受到限制，因此避免了由于高电压节点的放电电流导致的集成电路的功能电路的阈值电压偏移和其他损坏。

公开(公告)号：US5640344A

公开(公告)日：1997-06-17

申请号：US506828

申请日：1995-07-25

申请人： Peter M. Pani ,  Benjamin S. Ting ,  Benny Ma

发明人： Peter M. Pani ,  Benjamin S. Ting ,  Benny Ma

IPC分类号： G11C16/04 ,  H01L21/82 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H03K17/687 ,  H03K17/693 ,  G11C11/40

CPC分类号： H03K17/693 ,  G11C16/0441 ,  H03K17/687

摘要： A bidirectional passgate switch for connecting two conductors utilizes technology such as electrically erasable programmable read only memory (EEPROM). The switch includes two EEPROM components wherein the floating gates of the components are shared. In one embodiment a first n-channel passgate transistor is used for programming and storage of the state of the switch. The oxide of the first transistor is a thin oxide to enable ease of programming. A second n-channel passgate transistor functions as the bidirectional switch wherein the source and drain terminals are coupled to the routing lines to be selectively connected. The second transistor oxide is a thick oxide to minimize the leakage due to tunneling. Thus, the programming lines and routing lines are separated, making the programming process simpler while minimizing leakage.

摘要翻译： 用于连接两个导体的双向通道开关利用诸如电可擦除可编程只读存储器（EEPROM）的技术。 该开关包括两个EEPROM组件，其中组件的浮动栅极被共享。 在一个实施例中，第一n沟道通道晶体管用于编程和存储开关的状态。 第一晶体管的氧化物是薄氧化物，以便于编程。 第二n沟道通道晶体管用作双向开关，其中源极和漏极端子耦合到路由线以被选择性地连接。 第二晶体管氧化物是厚氧化物，以使由隧道引起的泄漏最小化。 因此，编程线和路由线分开，使编程过程更简单，同时最小化泄漏。

公开(公告)号：US07589648B1

公开(公告)日：2009-09-15

申请号：US11054855

申请日：2005-02-10

申请人： Benny Ma ,  San-Ta Kow ,  Ann Wu ,  Thomas Tsui

发明人： Benny Ma ,  San-Ta Kow ,  Ann Wu ,  Thomas Tsui

IPC分类号： H03M7/00

CPC分类号： H03M7/3086 ,  Y10S707/99942

摘要： In one embodiment, a data decompression circuit for a data stream having a repeated data word is provided. The data stream is compressed into a series of data frames such that the repeated data word is removed from the series of data frames and such that each data frame corresponds to a header. The circuit includes a decompression engine configured to decompress each data frame into a corresponding decompressed data frame, the decompression engine being further configured to decode each header to identify whether word locations in the corresponding decompressed data frame should be filled with the repeated data word.

摘要翻译： 在一个实施例中，提供了具有重复数据字的数据流的数据解压缩电路。 数据流被压缩成一系列数据帧，使得重复的数据字从一系列数据帧中移除，并且使得每个数据帧对应于报头。 该电路包括解压缩引擎，其被配置为将每个数据帧解压缩为对应的解压缩数据帧，所述解压缩引擎还被配置为对每个报头进行解码以识别对应的解压缩数据帧中的字位置是否应填充有重复的数据字。

公开(公告)号：US6118693A

公开(公告)日：2000-09-12

申请号：US320389

申请日：1999-05-26

申请人： Benny Ma

发明人： Benny Ma

IPC分类号： G11C11/00 ,  G11C29/24 ,  G11C16/04

CPC分类号： G11C11/005 ,  G11C29/24

摘要： In a programmable integrated circuit, by providing a static random access memory (SRAM) cell in each electrically erasable (E.sup.2) non-volatile memory cell, testing time of circuits configured by the E.sup.2 non-volatile memory cells can be reduced substantially. In one embodiment, the SRAM cell can be included by providing a small number of transistors to recirculate the output value of an inverting buffer. During testing, a logic value is written into the SRAM cell in place of the logic value in the non-volatile storage of the E.sup.2 non-volatile memory cell. In one embodiment, the E.sup.2 non-volatile memory cell can be used in conjunction with a 1-bit shift-register. Multiple 1-bit shift registers can be used as a scan chain to scan into the SRAM cells of multiple E.sup.2 non-volatile memory cells.

摘要翻译： 在可编程集成电路中，通过在每个电可擦除（E2）非易失性存储单元中提供静态随机存取存储器（SRAM）单元），可以显着地减少E2非易失性存储单元配置的电路的测试时间。 在一个实施例中，通过提供少量的晶体管来重新产生反相缓冲器的输出值，可以包括SRAM单元。 在测试期间，将逻辑值写入到SRAM单元中，代替E2非易失性存储单元的非易失性存储器中的逻辑值。 在一个实施例中，E2非易失性存储单元可以与1位移位寄存器结合使用。 多个1位移位寄存器可用作扫描链来扫描多个E2非易失性存储单元的SRAM单元。

公开(公告)号：US6154050A

公开(公告)日：2000-11-28

申请号：US067320

申请日：1998-04-27

申请人： Benny Ma ,  Clement Lee

发明人： Benny Ma ,  Clement Lee

IPC分类号： H03K19/003 ,  H03K19/094 ,  H03K19/177

CPC分类号： H03K19/09429 ,  H03K19/00361

摘要： A programmable logic device having an internal tristate bus is provided. The internal tristate bus may be driven by a plurality of driving elements. Such a tristate bus, and the circuitry for supporting it, can be implemented on less surface area than the multitude of unidirectional buses, and supporting circuitry, which would otherwise be required for the same plurality of driving elements. Accordingly, the amount of surface area that is required to move information within a programmable logic device is reduced. Furthermore, in one embodiment, a arbitration logic circuit is provided for each driving element. These arbitration logic circuits cooperate to prevent the different elements from simultaneously driving the internal tristate bus. Accordingly, the integrity of the information on such bus is maintained.

摘要翻译： 提供具有内部三态总线的可编程逻辑器件。 内部三态总线可以由多个驱动元件驱动。 这样的三态总线和用于支持它的电路可以在比多个单向总线和支持电路的表面积更少的表面区域上实现，否则这将是相同的多个驱动元件所需要的。 因此，减少了在可编程逻辑器件内移动信息所需的表面积的量。 此外，在一个实施例中，为每个驱动元件提供仲裁逻辑电路。 这些仲裁逻辑电路协作以防止不同元件同时驱动内部三态总线。 因此，保持这种总线上的信息的完整性。

公开(公告)号：US6067252A

公开(公告)日：2000-05-23

申请号：US320392

申请日：1999-05-26

申请人： Benny Ma

发明人： Benny Ma

IPC分类号： G11C16/04

CPC分类号： G11C16/0433

摘要： An electrically erasable non-volatile memory cell dissipates virtually no power by disabling a pull-up current when the non-volatile memory cell is programmed. In one embodiment, to properly initialize the electrically erasable non-volatile memory cell, the power of an inverting output buffer is provided only after the pull-up circuit substantially completes pulling up an input terminal of the inverting output buffer. In one embodiment, the electrically erasable non-volatile memory cell is used in a programmable integrated circuit.

摘要翻译： 当非易失性存储器单元被编程时，电可擦除的非易失性存储单元几乎不会消耗上拉电流的功率。 在一个实施例中，为了适当地初始化电可擦除非易失性存储单元，反相输出缓冲器的功率仅在上拉电路基本上完成提升反相输出缓冲器的输入端之后才提供。 在一个实施例中，电可擦除非易失性存储单元用于可编程集成电路中。