利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

33 条记录 (耗时 0.028 秒)

    Portable DVD player
    3.
    发明授权
    Portable DVD player 有权
    便携式DVD播放器

    公开(公告)号：US07359624B2

    公开(公告)日：2008-04-15

    申请号：US10942740

    申请日：2004-09-15

    申请人： Dale R. Adams ,  David C. Buuck ,  Cheng Hwee Chee ,  Laurence A. Thompson

    发明人： Dale R. Adams ,  David C. Buuck ,  Cheng Hwee Chee ,  Laurence A. Thompson

    IPC分类号： H04N7/26 ,  H04N5/00 ,  H04N7/00

    CPC分类号： G11B33/10 ,  G09G2310/0229 ,  G11B17/056 ,  G11B33/025 ,  H04N5/14 ,  H04N5/4401 ,  H04N5/66 ,  H04N5/775 ,  H04N5/85 ,  H04N7/0112 ,  H04N7/012 ,  H04N9/8042 ,  H04N21/41407 ,  H04N21/42221 ,  H04N21/42646 ,  H04N21/4325 ,  H04N21/44004

    摘要： A portable DVD player includes a generally thin prismatic enclosure having a first major surface, a second major surface separated from the first major surface, and side surfaces connecting the first major surface to the second major surface. At least a portion of the first major surface includes a video display. The enclosure further includes a DVD entry port such that a DVD can be inserted into the enclosure. A digital processing system within the enclosure includes a decoder, a deinterlacer, and a display controller. The decoder receives signals from a DVD inserted into the enclosure to provide a decoded, interlaced video signal, the deinterlacer converts the interlaced video signal to a deinterlaced video signal, and the display controller uses the deinterlaced video signal to provide progressively scanned video on the video display. Preferably, the portable DVD player is both mechanically and electronically isolated for physical shocks to the player.

    摘要翻译： 便携式DVD播放器包括具有第一主表面，与第一主表面分离的第二主表面以及将第一主表面连接到第二主表面的侧表面的大致薄的棱形外壳。 第一主表面的至少一部分包括视频显示器。 外壳还包括DVD入口端口，使得DVD可以插入到外壳中。 外壳内的数字处理系统包括解码器，解交错器和显示控制器。 解码器从插入到机壳中的DVD接收信号以提供经解码的隔行视频信号，去隔行扫描器将隔行扫描视频信号转换为去隔行视频信号，并且显示控制器使用去隔行视频信号在视频上提供逐渐扫描的视频 显示。 优选地，便携式DVD播放器机械地和电子地被隔离用于对玩家的物理冲击。

    Method and apparatus for reducing on-chip memory in vertical video processing
    4.
    发明授权
    Method and apparatus for reducing on-chip memory in vertical video processing 有权
    用于降低垂直视频处理中的片上存储器的方法和装置

    公开(公告)号：US06587158B1

    公开(公告)日：2003-07-01

    申请号：US09359530

    申请日：1999-07-22

    申请人： Dale R. Adams ,  Laurence A. Thompson ,  Jano D. Banks

    发明人： Dale R. Adams ,  Laurence A. Thompson ,  Jano D. Banks

    IPC分类号： H04N964

    CPC分类号： H04N7/012 ,  G09G2310/0229 ,  H04N5/14 ,  H04N5/4401 ,  H04N5/66 ,  H04N5/775 ,  H04N5/85 ,  H04N7/0112 ,  H04N9/8042

    摘要： A digital image processor includes an input buffer for storing raster-scanned data. A slice-buffer memory is coupled to the input buffer to store a portion of a vertical slice of said raster-scanned data. The vertical slice is processed by a vertical slice processor having an input coupled to the slice-buffer memory. The vertical slice processor reassembles the vertical slices into processed raster-scanned data in an output buffer that is coupled to the output of the vertical slice processor. The digital image processor preferably utilizes multiple sequential processing stages and processes the raster-scanned data along the horizontal axis of the vertical slices.

    摘要翻译： 数字图像处理器包括用于存储光栅扫描数据的输入缓冲器。 切片缓冲存储器耦合到输入缓冲器以存储所述光栅扫描数据的垂直切片的一部分。 垂直切片由具有耦合到切片缓冲存储器的输入的垂直切片处理器处理。 垂直切片处理器将垂直切片重新组合成耦合到垂直切片处理器的输出的输出缓冲器中的经处理的光栅扫描数据。 数字图像处理器优选地利用多个顺序处理阶段并且沿着垂直切片的水平轴处理光栅扫描数据。

    Methods and apparatus for variable length SDRAM transfers
    5.
    发明授权
    Methods and apparatus for variable length SDRAM transfers 有权
    用于可变长度SDRAM传输的方法和装置

    公开(公告)号：US06219747B1

    公开(公告)日：2001-04-17

    申请号：US09226776

    申请日：1999-01-06

    申请人： Jano D. Banks ,  Dale R. Adams ,  Albert M. Scalise

    发明人： Jano D. Banks ,  Dale R. Adams ,  Albert M. Scalise

    IPC分类号： G06F1200

    CPC分类号： G06F13/1647 ,  G11C7/1072 ,  G11C2207/2281 ,  G11C2207/229

    摘要： Disclosed is a SDRAM system including a SDRAM having multiple banks of memory, a plurality of bank state machines associated the multiple banks of memory of the SDRAM, and a data control state machine. The data state machine is responsive to a memory request for a variable length data transfer with the SDRAM and as well as the bank state machines. The data control state machine determines the current state of a first bank of memory of the SDRAM. The current state may be either a read in progress, a write in progress, or idle. The data control state machine then handles the memory request with a different bank of memory RAM depending upon the current state of the first bank of memory.

    摘要翻译： 公开了一种SDRAM系统，包括具有多组存储器的SDRAM，与SDRAM的多组存储器相关联的多个存储体状态机以及数据控制状态机。 数据状态机响应于与SDRAM以及银行状态机的可变长度数据传输的存储器请求。 数据控制状态机确定SDRAM的第一存储体的当前状态。 当前状态可能是正在读取，正在进行中或空闲。 然后，数据控制状态机根据第一存储器组的当前状态来处理具有不同存储器RAM组的存储器请求。

    Methods and apparatus for variable length SDRAM transfers
    6.
    发明授权
    Methods and apparatus for variable length SDRAM transfers 有权
    用于可变长度SDRAM传输的方法和装置

    公开(公告)号：US06385692B2

    公开(公告)日：2002-05-07

    申请号：US09805588

    申请日：2001-03-12

    申请人： Jano D. Banks ,  Dale R. Adams ,  Albert M. Scalise

    发明人： Jano D. Banks ,  Dale R. Adams ,  Albert M. Scalise

    IPC分类号： G06F1200

    CPC分类号： G06F13/1647 ,  G11C7/1072 ,  G11C2207/2281 ,  G11C2207/229

    摘要： Disclosed is a SDRAM system including a SDRAM having multiple banks of memory, a plurality of bank state machines associated the multiple banks of memory of the SDRAM, and a data control state machine. The data state machine is responsive to a memory request for a variable length data transfer with the SDRAM and as well as the bank state machines. The data control state machine determines the current state of a first bank of memory of the SDRAM. The current state may be either a read in progress, a write in progress, or idle. The data control state machine then handles the memory request with a different bank of memory RAM depending upon the current state of the first bank of memory.

    摘要翻译： 公开了一种SDRAM系统，包括具有多组存储器的SDRAM，与SDRAM的多组存储器相关联的多个存储体状态机以及数据控制状态机。 数据状态机响应于与SDRAM以及银行状态机的可变长度数据传输的存储器请求。 数据控制状态机确定SDRAM的第一存储体的当前状态。 当前状态可能是正在读取，正在进行中或空闲。 然后，数据控制状态机根据第一存储器组的当前状态来处理具有不同存储器RAM组的存储器请求。

    Time base correction and frame rate conversion
    8.
    发明授权
    Time base correction and frame rate conversion 有权
    时基校正和帧速率转换

    公开(公告)号：US07710501B1

    公开(公告)日：2010-05-04

    申请号：US10889855

    申请日：2004-07-12

    申请人： Dale R. Adams ,  Laurence A. Thompson

    发明人： Dale R. Adams ,  Laurence A. Thompson

    IPC分类号： H03L7/00

    CPC分类号： H04N7/0105 ,  H04N5/06 ,  H04N5/12 ,  H04N5/95 ,  H04N7/012 ,  H04N7/0132

    摘要： Apparatuses and methods are described for performing time base correction and frame rate conversion with respect to signals. An apparatus includes circuitry to synthesize an output video clock. The apparatus has circuitry that receives an input video synchronization signal. The apparatus has circuitry to change a frequency of the output video clock based on an intended number of video clock cycles per input vertical period and a period of the input video synchronization signal.

    摘要翻译： 描述了相对于信号执行时基校正和帧速率转换的装置和方法。 一种装置包括用于合成输出视频时钟的电路。 该装置具有接收输入视频同步信号的电路。 该装置具有基于每个输入垂直周期和输入视频同步信号的周期的期望数量的视频时钟周期来改变输出视频时钟的频率的电路。

    Method and apparatus for detecting the source format of video images
    9.
    发明授权
    Method and apparatus for detecting the source format of video images 有权
    用于检测视频图像的源格式的方法和装置

    公开(公告)号：US06700622B2

    公开(公告)日：2004-03-02

    申请号：US09410543

    申请日：1999-10-01

    申请人： Dale R. Adams ,  Laurence A. Thompson

    发明人： Dale R. Adams ,  Laurence A. Thompson

    IPC分类号： H04N701

    CPC分类号： H04N5/775 ,  H04N5/147 ,  H04N5/85 ,  H04N7/0112 ,  H04N7/012 ,  H04N9/8042

    摘要： A digital image processor is provided. The digital image processor includes a deinterlacing processor that is implemented upon a digital processing unit. The deinterlacing processor is coupled to an input operable to receive an interlaced video stream, a digital memory for storing portions of the interlaced video signal, and an output operable to transmit a deinterlaced video stream. The deinterlacing processor is operable to detect the source type of the received interlaced video stream to generate the deinterlaced video stream having reduced or no motion artifacts.

    摘要翻译： 提供数字图像处理器。 数字图像处理器包括在数字处理单元上实现的去隔行处理器。 去隔行处理器耦合到可操作以接收隔行视频流的输入，用于存储隔行视频信号的部分的数字存储器和可操作以发送去隔行视频流的输出。 去隔行处理器可操作以检测所接收的隔行视频流的源类型，以生成具有减少的或不具有运动伪影的去隔行视频流。