公开(公告)号：US07345946B1

公开(公告)日：2008-03-18

申请号：US11234028

申请日：2005-09-23

申请人： David Chapman ,  Anupam Arora ,  Lin Ma ,  Richard Parent

发明人： David Chapman ,  Anupam Arora ,  Lin Ma ,  Richard Parent

IPC分类号： G11C8/00

CPC分类号： G11C8/08 ,  G11C11/4085

摘要： A wordline driver circuit can include single stage level shifters to translate a low voltage level (VGND to Vcc) to a high voltage level (Vnwl to Vpp). A wordline driver can further include a two-stage discharge circuit to pull down a wordline from a boosted high voltage Vpp to a boosted low voltage Vnwl. A two-stage discharge circuit can include (i) a first discharge path that can pull the wordline toward a first low voltage VGND; and (ii) a second discharge path that can pull the wordline toward a lower boosted low voltage Vnwl. Initially discharging a wordline to a first low voltage can reduce the amount of charge injected into a boosted low voltage Vnwl supply. A two-stage discharge circuit can be self timed or externally timed.

摘要翻译： 字线驱动器电路可以包括单级电平转换器，以将低电压电平（VGND到Vcc）转换到高电压电平（Vnwl到Vpp）。 字线驱动器还可以包括两级放电电路，用于将字线从升高的高电压Vpp下拉到升压的低电压Vnwl。 两级放电电路可以包括：（i）能够将字线拉向第一低电压VGND的第一放电路径; 和（ii）第二放电路径，其能够将字线拉向较低的升压低电压Vnwl。 最初将字线放电到第一低电压可以减少注入升压的低压Vnwl电源的电荷量。 两级放电电路可以自定时或外部定时。

公开(公告)号：US07313041B1

公开(公告)日：2007-12-25

申请号：US10870289

申请日：2004-06-16

申请人： David Chapman ,  Richard Parent

发明人： David Chapman ,  Richard Parent

IPC分类号： G11C7/02

CPC分类号： G11C7/065 ,  G11C7/04 ,  G11C7/08 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/40626 ,  G11C11/4091 ,  G11C2207/065 ,  G11C2211/4067

摘要： A semiconductor device memory device (300) can include a sense amplifier (302) enabled according to a first sense signal (setn) and a second sense signal (setp). In a sense operation, a first sense signal (setn) can be driven to a first, below ground potential. Subsequently, in the same sense operation, the first sense signal (setn) can be raised and maintained at a ground potential. Such an approach can substantially eliminate a sense amplifier stall condition that can occur under low temperature and/or low voltage operation. According to another aspect of the embodiments, a more negative logical “0” value can be written back into the memory cell during an access and/or refresh operation. This more negative value is available due to the below ground level provided during a sense operation.

摘要翻译： 半导体器件存储器件（300）可以包括根据第一感测信号（setn）使能的读出放大器（302）和第二感测信号（setp）。 在感测操作中，第一感测信号（setn）可以被驱动到第一低于地电势。 随后，在相同的感测操作中，可以提高第一感测信号（setn）并将其保持在接地电位。 这种方法可以基本上消除在低温和/或低电压操作下可能发生的读出放大器失速状态。 根据实施例的另一方面，在访问和/或刷新操作期间可以将更负的逻辑“0”值写回到存储器单元中。 由于在感测操作期间提供的地面水平较低，因此可以获得更多的负值。

公开(公告)号：US07330388B1

公开(公告)日：2008-02-12

申请号：US11234411

申请日：2005-09-23

申请人： David Chapman ,  Richard Parent

发明人： David Chapman ,  Richard Parent

IPC分类号： G11C7/02

CPC分类号： G11C7/04 ,  G11C7/065 ,  G11C7/08 ,  G11C7/12 ,  G11C11/4074 ,  G11C11/4091 ,  G11C11/4094

摘要： In one arrangement, a semiconductor memory device can include a sense amplifier circuit (300) having drive high transistors (P30/P31), drive low transistors (N31/N32) and equalization transistors (N33-N35). Such transistors can have a body bias (VbiasN, VbiasP) that varies according to the operation conditions of the semiconductor memory device. Such variations can include any of: manufacturing process variations, operating temperature, or operating voltage.

摘要翻译： 在一种布置中，半导体存储器件可以包括具有驱动高晶体管（P 30 / P 31），驱动低晶体管（N 31 / N 32）和均衡晶体管（N 33 -N 35）的读出放大器电路（300）。 这种晶体管可以具有根据半导体存储器件的操作条件而变化的体偏置（VbiasN，VbiasP）。 这种变化可以包括以下任何一种：制造工艺变化，工作温度或工作电压。

公开(公告)号：US07095642B1

公开(公告)日：2006-08-22

申请号：US10799742

申请日：2004-03-12

申请人： Richard Parent ,  David Chapman

发明人： Richard Parent ,  David Chapman

IPC分类号： G11C5/02

CPC分类号： G11C29/83

摘要： A defect current contribution elimination technique may be suitable for dynamic random access memories (DRAMs) and other memory devices. A defect current can be eliminated by using an isolation circuit (106) between bitlines (102-0 and 102-1) and an associated sense amplifier circuit (104). Isolation circuit (106) can be controlled by programmable elements, such as fusible links, which are blown at wafer test to isolate the defective bitlines from the sense amplifier circuit. Isolated, defective bitlines may initially float, but based upon the type of defect, such bitlines can be resistively tied to another element, and as a result no DC current will flow. According to another implementation, controllable devices are placed between wordlines (206) and the wordline driver circuits (226-y). A current path through a defective wordline can be similarly cut-off.

摘要翻译： 缺陷电流贡献消除技术可适用于动态随机存取存储器（DRAM）和其它存储器件。 通过使用位线（102 - 0和102 - 1）之间的隔离电路（106）和相关的读出放大器电路（104）可以消除缺陷电流。 隔离电路（106）可以由诸如熔丝连接的可编程元件来控制，这些元件在晶片测试中被吹扫，以将有缺陷的位线与读出放大器电路隔离。 隔离的有缺陷的位线可能最初浮动，但是基于缺陷的类型，这样的位线可以被电阻地连接到另一个元件，因此没有直流电流流动。 根据另一实施方式，可控设备被放置在字线（206）和字线驱动器电路（226-y）之间。 通过缺陷字线的当前路径也可以类似地被截断。

公开(公告)号：US20120232101A1

公开(公告)日：2012-09-13

申请号：US13416510

申请日：2012-03-09

申请人： David Chapman ,  Balint Gabos ,  Magnus Munck af Rosenschöld

发明人： David Chapman ,  Balint Gabos ,  Magnus Munck af Rosenschöld

IPC分类号： A61K31/513 ,  A61P9/00 ,  C07D403/12

CPC分类号： C07D403/12 ,  C07D239/34

摘要： The invention provides compounds of formula (I): wherein R1 and R2 are as defined in the specification; processes for their preparation; pharmaceutical compositions containing them; a process for preparing the pharmaceutical compositions; and their use in therapy. The compounds are useful as MMP inhibitors.

摘要翻译： 本发明提供式（I）化合物：其中R1和R2如说明书中所定义; 其准备过程; 含有它们的药物组合物; 制备药物组合物的方法; 及其在治疗中的应用。 该化合物可用作MMP抑制剂。

公开(公告)号：US07685545B2

公开(公告)日：2010-03-23

申请号：US12536413

申请日：2009-08-05

申请人： David Chapman ,  Thomas Grebinski

发明人： David Chapman ,  Thomas Grebinski

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/504 ,  G06F17/5081 ,  G06F2217/12 ,  G06F2217/66 ,  Y02P90/265

摘要： The technology disclosed relates to granular analysis of design data used to prepare chip designs for manufacturing and to identification of similarities and differences among parts of design data files. In particular, it relates to parsing data and organizing into canonical forms, digesting the canonical forms, and comparing digests of design data from different sources, such as designs and libraries of design templates. Organizing the design data into canonical forms generally reduces the sensitivity of data analysis to variations in data that have no functional impact on the design. The details of the granular analysis vary among design languages used to represent aspects of a design. For various design languages, granular analysis includes partitioning design files by header/cell portions, by separate handling of comments, by functionally significant/non-significant data, by whitespace/non-whitespace, and by layer within a unit of design data. The similarities and differences of interest depend on the purpose of the granular analysis. The comparisons are useful in many ways.

摘要翻译： 所公开的技术涉及用于制备芯片设计的设计数据的粒度分析以及设计数据文件部分之间的相似性和差异性的识别。 具体来说，它涉及数据解析和组织成规范形式，消化规范形式，以及比较不同来源的设计数据的摘要，如设计模板和设计模板库。 将设计数据组织成规范形式通常会降低数据分析对数据变化的敏感性，这些变化对设计没有任何功能影响。 细粒度分析的细节因用于表示设计方面的设计语言而异。 对于各种设计语言，粒度分析包括通过标题/单元部分划分设计文件，通过单独处理注释，功能重要/非重要数据，空白/非空格以及设计数据单位内的图层进行分割。 感兴趣的相似点和不同之处取决于粒度分析的目的。 比较在许多方面都是有用的。

公开(公告)号：US6081766A

公开(公告)日：2000-06-27

申请号：US583000

申请日：1996-04-11

申请人： David Chapman ,  Roger Critchlow ,  Thomas Glen Dietterich ,  Ajay N. Jain ,  Richard H. Lathrop ,  Tomas Lozano-Perez

发明人： David Chapman ,  Roger Critchlow ,  Thomas Glen Dietterich ,  Ajay N. Jain ,  Richard H. Lathrop ,  Tomas Lozano-Perez

IPC分类号： C07K1/00 ,  G06F17/50 ,  G06F19/00 ,  G06F17/00

CPC分类号： C07K1/00 ,  G06F19/706 ,  G06F19/704 ,  G06F19/707 ,  Y10S706/92

摘要： Explicit representation of molecular shape of molecules is combined with neural network learning methods to provide models with high predictive ability that generalize to different chemical classes where structurally diverse molecules exhibiting similar surface characteristics are treated as similar. A new machine-learning methodology is disclosed that can accept multiple representations of objects and construct models that predict characteristics of those objects. An extension of this methodology can be applied in cases where the representations of the objects are determined by a set of adjustable parameters. An iterative process applies intermediate models to generate new representations of the objects by adjusting said parameters and repeatedly. retrains the models to obtain better predictive models. This method can be applied to molecules because each molecule can have many orientations and conformations (representations) that are determined by a set of translation, rotation and torsion angle parameters.

摘要翻译： PCT No.PCT / US94 / 05877 Sec。 371日期：1996年4月11日 102（e）日期1996年4月11日PCT 1994年5月20日PCT PCT。 WO94 / 28504 PCT公开号 日期1994年12月8日分子形状的分解形式与神经网络学习方法相结合，提供了具有高预测能力的模型，可以将不同化学类别归结为不同的化学类别，其中表现出相似表面特征的结构多样化分子被相似。 公开了一种新的机器学习方法，其可以接受对象的多个表示并构造预测那些对象的特征的模型。 在通过一组可调参数确定对象的表示的情况下，可以应用该方法的扩展。 迭代过程通过调整所述参数并反复地应用中间模型来生成对象的新表示。 重新模拟模型以获得更好的预测模型。 该方法可以应用于分子，因为每个分子可以具有由一组平移，旋转和扭转角参数确定的许多取向和构象（表示）。

公开(公告)号：US5526281A

公开(公告)日：1996-06-11

申请号：US382990

申请日：1994-10-28

申请人： David Chapman ,  Roger Critchlow ,  Ajay N. Jain ,  Rick Lathrop ,  Tomas L. Perez ,  Tom Dietterich

发明人： David Chapman ,  Roger Critchlow ,  Ajay N. Jain ,  Rick Lathrop ,  Tomas L. Perez ,  Tom Dietterich

IPC分类号： C07K1/00 ,  G06F17/50 ,  G06F19/00 ,  G06F17/00 ,  G06F15/18

CPC分类号： C07K1/00 ,  G06F19/706 ,  G06F19/704 ,  G06F19/707 ,  Y10S706/92

摘要： Explicit representation of molecular shape of molecules is combined with neural network learning methods to provide models with high predictive ability that generalize to different chemical classes where structurally diverse molecules exhibiting similar surface characteristics are treated as similar. A new machine-learning methodology that can accept multiple representations of objects and construct models that predict characteristics of those objects. An extension of this methodology can be applied in cases where the representations of the objects are determined by a set of adjustable parameters. An iterative process applies intermediate models to generate new representations of the objects by adjusting said parameters and repeatedly retrains the models to obtain better predictive models. This method can be applied to molecules because each molecule can have many orientations and conformations (representations) that are determined by a set of translation, rotation and torsion angle parameters.

摘要翻译： 分子分子形状的显式表示与神经网络学习方法相结合，以提供具有高预测能力的模型，将其泛化为不同的化学类别，其中表现出相似表面特征的结构多样的分子被认为是相似的。 一种新的机器学习方法，可以接受对象的多个表示，并构建预测这些对象特征的模型。 在通过一组可调参数确定对象的表示的情况下，可以应用该方法的扩展。 迭代过程通过调整所述参数并重复地重新模拟模型以获得更好的预测模型，应用中间模型来生成对象的新表示。 该方法可以应用于分子，因为每个分子可以具有由一组平移，旋转和扭转角参数确定的许多取向和构象（表示）。

公开(公告)号：US5341157A

公开(公告)日：1994-08-23

申请号：US930057

申请日：1992-08-14

申请人： Gerald L. Campagna ,  David Chapman

发明人： Gerald L. Campagna ,  David Chapman

IPC分类号： B23K26/10 ,  B41C1/14 ,  G05B19/4099 ,  H05K3/12 ,  B41J24/435

CPC分类号： G05B19/4099 ,  B23K26/10 ,  B41C1/145 ,  G05B2219/41326 ,  G05B2219/45165 ,  G05B2219/49016 ,  H05K3/1216

摘要： A computer driven device for making silk screens suitable for making signs, PC boards, mask, metal, textile graphics and the like is disclosed. The device uses a laser beam to burn holes in a thin sheet of plastic, preferably nylon. The laser beam is directed toward the surface of the nylon screen and the beam is moved incrementally under computer control to position the two before activation of the laser. The desired sign or pattern to be burned into the screen is constructed by means of a microprocessor or PC using a desk top type publishing program. The finished nylon "silk" screen can be used in the same manner as conventional silk screens.

摘要翻译： 公开了一种用于制造适合于制作标志的丝网印刷机，PC板，面罩，金属，织物图形等的计算机驱动装置。 该装置使用激光束来在薄的塑料薄板（最好是尼龙）中燃烧孔。 激光束指向尼龙屏幕的表面，并且在计算机控制下光束被递增地移动以在激光器激活之前定位两者。 通过使用桌面型发布程序的微处理器或PC构建要刻录到屏幕中的期望的符号或图案。 完成的尼龙“丝”丝网可以以与常规丝网相同的方式使用。

公开(公告)号：US4709327A

公开(公告)日：1987-11-24

申请号：US499471

申请日：1983-05-31

申请人： W. Daniel Hillis ,  Thomas F. Knight, Jr. ,  Alan Bawden ,  Brewster L. Kahle ,  David Chapman ,  David P. Christman ,  Cliff A. Lasser ,  Carl R. Feynman

发明人： W. Daniel Hillis ,  Thomas F. Knight, Jr. ,  Alan Bawden ,  Brewster L. Kahle ,  David Chapman ,  David P. Christman ,  Cliff A. Lasser ,  Carl R. Feynman

IPC分类号： G06F15/80 ,  G06F15/16

CPC分类号： G06F15/8023

摘要： A parallel processing circuit is disclosed for use as the processor/memory in a highly parallel processor. The circuit comprises an instruction decoder that generates tables of outputs in response to instructions received at the decoder and a plurality of processor/memories each of which comprises a read/write memory and a processor for producing an output depending at least in part on data read from the memory and instruction information received at the instruction decoder. In addition, the circuit provides means for simultaneously addressing at least one cell in each read/write memory to write data thereto or read data therefrom and means for providing to each processor an output table from the decoder, the particular output table depending on instruction information received at the decoder. Further the processing circuit comprises means for selecting from the output table a particular output depending on data input to the processor. Advantageously, each processor/memory also comprises a flag controller for controlling the reading of a plurality of flags and means for simultaneously addressing each flag controller to read a flag for input into the processor associated therewith.Preferably, each processor is a bit-serial processor with three inputs, two from the read/write memory and one from the flag controller, and two outputs, one to the read/write memory and one to the flag controller; and the decoder and the plurality of processor/memories and formed on a single, integrated circuit chip.

摘要翻译： 公开了一种用于高度并行处理器中的处理器/存储器的并行处理电路。 电路包括指令解码器，其响应于在解码器处接收到的指令而生成输出表，以及多个处理器/存储器，每个处理器/存储器包括读/写存储器和用于至少部分地基于数据读取产生输出的处理器 从在指令解码器处接收的存储器和指令信息。 此外，电路提供用于同时寻址每个读/写存储器中的至少一个单元以向其中写入数据或从其读取数据的装置，用于向每个处理器提供来自解码器的输出表的装置，该特定输出表取决于指令信息 在解码器处接收。 此外，处理电路包括用于根据输入到处理器的数据从输出表选择特定输出的装置。 有利地，每个处理器/存储器还包括用于控制多个标志的读取的标志控制器和用于同时寻址每个标志控制器以读取用于输入到与其相关联的处理器的标志的装置。 优选地，每个处理器是具有三个输入的位串行处理器，两个来自读/写存储器和一个来自标志控制器的两个输出，一个输出到读/写存储器，一个输出到该标志控制器; 以及解码器和多个处理器/存储器并形成在单个集成电路芯片上。