公开(公告)号：US20080026572A1

公开(公告)日：2008-01-31

申请号：US11746106

申请日：2007-05-09

申请人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

发明人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

IPC分类号： H01L21/44

CPC分类号： H01L21/823807 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/324 ,  H01L21/7624 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： By using an implantation mask having a high intrinsic stress, SMT sequences may be provided in which additional lithography steps may be avoided. Consequently, a strain source may be provided without significantly contributing to the overall process complexity.

摘要翻译： 通过使用具有高固有应力的注入掩模，可以提供SMT序列，其中可以避免额外的光刻步骤。 因此，可以提供应变源而不显着地有助于整个工艺的复杂性。

公开(公告)号：US20110223733A1

公开(公告)日：2011-09-15

申请号：US13108087

申请日：2011-05-16

申请人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

发明人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

IPC分类号： H01L21/8234

CPC分类号： H01L21/823807 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/324 ,  H01L21/7624 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： By using an implantation mask having a high intrinsic stress, SMT sequences may be provided in which additional lithography steps may be avoided. Consequently, a strain source may be provided without significantly contributing to the overall process complexity.

摘要翻译： 通过使用具有高固有应力的注入掩模，可以提供SMT序列，其中可以避免额外的光刻步骤。 因此，可以提供应变源而不显着地有助于整个工艺的复杂性。

公开(公告)号：US07964458B2

公开(公告)日：2011-06-21

申请号：US11746106

申请日：2007-05-09

申请人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

发明人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/324 ,  H01L21/7624 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： By using an implantation mask having a high intrinsic stress, SMT sequences may be provided in which additional lithography steps may be avoided. Consequently, a strain source may be provided without significantly contributing to the overall process complexity.

摘要翻译： 通过使用具有高固有应力的注入掩模，可以提供SMT序列，其中可以避免额外的光刻步骤。 因此，可以提供应变源而不显着地有助于整个工艺的复杂性。

公开(公告)号：US09117929B2

公开(公告)日：2015-08-25

申请号：US13108087

申请日：2011-05-16

申请人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

发明人： Frank Wirbeleit ,  Roman Boschke ,  Martin Gerhardt

IPC分类号： H01L21/8238 ,  H01L21/265 ,  H01L21/266 ,  H01L21/324 ,  H01L29/78 ,  H01L21/762 ,  H01L29/66

CPC分类号： H01L21/823807 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/324 ,  H01L21/7624 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： By using an implantation mask having a high intrinsic stress, SMT sequences may be provided in which additional lithography steps may be avoided. Consequently, a strain source may be provided without significantly contributing to the overall process complexity.

摘要翻译： 通过使用具有高固有应力的注入掩模，可以提供SMT序列，其中可以避免额外的光刻步骤。 因此，可以提供应变源而不显着地有助于整个工艺的复杂性。

公开(公告)号：US20080023692A1

公开(公告)日：2008-01-31

申请号：US11688946

申请日：2007-03-21

申请人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

发明人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

IPC分类号： H01L31/00 ,  H01L29/06

CPC分类号： H01L29/105 ,  H01L21/26506 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/78654

摘要： By forming a semiconductor alloy in a silicon-based active semiconductor region prior to the gate patterning, material characteristics of the semiconductor alloy itself may also be exploited in addition to the strain-inducing effect thereof. Consequently, device performance of advanced field effect transistors may be even further enhanced compared to conventional approaches using a strained semiconductor alloy in the drain and source regions.

摘要翻译： 通过在栅极图案化之前在硅基有源半导体区域中形成半导体合金，除了其应变诱导效应之外，还可以利用半导体合金本身的材料特性。 因此，与在漏极和源极区域中使用应变半导体合金的常规方法相比，先进的场效应晶体管的器件性能可以进一步提高。

公开(公告)号：US07569437B2

公开(公告)日：2009-08-04

申请号：US11688946

申请日：2007-03-21

申请人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

发明人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

IPC分类号： H01L21/00

CPC分类号： H01L29/105 ,  H01L21/26506 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/78654

摘要： By forming a semiconductor alloy in a silicon-based active semiconductor region prior to the gate patterning, material characteristics of the semiconductor alloy itself may also be exploited in addition to the strain-inducing effect thereof. Consequently, device performance of advanced field effect transistors may be even further enhanced compared to conventional approaches using a strained semiconductor alloy in the drain and source regions.

摘要翻译： 通过在栅极图案化之前在硅基有源半导体区域中形成半导体合金，除了其应变诱导效应之外，还可以利用半导体合金本身的材料特性。 因此，与在漏极和源极区域中使用应变半导体合金的常规方法相比，先进的场效应晶体管的器件性能可以进一步提高。

公开(公告)号：US08481404B2

公开(公告)日：2013-07-09

申请号：US12838810

申请日：2010-07-19

申请人： Thorsten Kammler ,  Maciej Wiatr ,  Roman Boschke ,  Peter Javorka

发明人： Thorsten Kammler ,  Maciej Wiatr ,  Roman Boschke ,  Peter Javorka

IPC分类号： H01L21/76

CPC分类号： H01L21/823871 ,  H01L21/76229 ,  H01L21/76237 ,  H01L21/76895 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1104

摘要： In a static memory cell, the failure rate upon forming contact elements connecting an active region with a gate electrode structure formed above an isolation region may be significantly reduced by incorporating an implantation species at a tip portion of the active region through a sidewall of the isolation trench prior to filling the same with an insulating material. The implantation species may represent a P-type dopant species and/or an inert species for significantly modifying the material characteristics at the tip portion of the active region.

摘要翻译： 在静态存储单元中，通过在有源区的尖端部分通过隔离侧壁并入注入物质，可以显着地减少形成连接有源区与形成在隔离区上方的栅电极结构的接触元件之间的故障率 在用绝缘材料填充之前，该沟槽。 注入物质可以表示P型掺杂物种类和/或惰性物质，用于显着改变活性区的末端部分的材料特性。

公开(公告)号：US20120161249A1

公开(公告)日：2012-06-28

申请号：US13338349

申请日：2011-12-28

申请人： Stephan-Detlef Kronholz ,  Ina Ostermay ,  Roman Boschke

发明人： Stephan-Detlef Kronholz ,  Ina Ostermay ,  Roman Boschke

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/7833

摘要： When forming sophisticated gate electrode structures in an early manufacturing stage, the threshold voltage characteristics may be adjusted on the basis of a semiconductor alloy, which may be formed on the basis of low pressure CVD techniques. In order to obtain a desired high band gap offset, for instance with respect to a silicon/germanium alloy, a moderately high germanium concentration may be provided within the semiconductor alloy, wherein, however, at the interface formed with the semiconductor base material, a low germanium concentration may significantly reduce the probability of creating dislocation defects.

摘要翻译： 当在早期制造阶段形成复杂的栅电极结构时，可以基于可以基于低压CVD技术形成的半导体合金来调整阈值电压特性。 为了获得期望的高带隙偏移，例如对于硅/锗合金，可以在半导体合金内提供适度高的锗浓度，然而，在与半导体基底材料形成的界面处， 低锗浓度可能会显着降低产生位错缺陷的可能性。

公开(公告)号：US20120001254A1

公开(公告)日：2012-01-05

申请号：US13006148

申请日：2011-01-13

申请人： Stephan Kronholz ,  Peter Javorka ,  Roman Boschke

发明人： Stephan Kronholz ,  Peter Javorka ,  Roman Boschke

IPC分类号： H01L29/78 ,  H01L21/8238

CPC分类号： H01L27/088 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： In sophisticated semiconductor devices, a strain-inducing embedded semiconductor alloy may be provided on the basis of a crystallographically anisotropic etch process and a self-limiting deposition process, wherein transistors which may not require an embedded strain-inducing semiconductor alloy may remain non-masked, thereby providing superior uniformity with respect to overall transistor configuration. Consequently, superior strain conditions may be achieved in one type of transistor, while generally reduced variations in transistor characteristics may be obtained for any type of transistors.

摘要翻译： 在复杂的半导体器件中，可以在晶体学各向异性蚀刻工艺和自限制沉积工艺的基础上提供应变诱导嵌入式半导体合金，其中可能不需要嵌入式应变诱导半导体合金的晶体管可以保持非掩蔽 ，从而在整个晶体管配置方面提供优异的均匀性。 因此，可以在一种类型的晶体管中实现优异的应变条件，而对于任何类型的晶体管，可以获得晶体管特性的一般降低的变化。

公开(公告)号：US20110101469A1

公开(公告)日：2011-05-05

申请号：US12893808

申请日：2010-09-29

申请人： Stephan Kronholz ,  Roman Boschke ,  Maciej Wiatr ,  Peter Javorka

发明人： Stephan Kronholz ,  Roman Boschke ,  Maciej Wiatr ,  Peter Javorka

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/26586 ,  H01L21/28052 ,  H01L21/28114 ,  H01L21/823807 ,  H01L21/82385 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7845

摘要： In MOS transistor elements, a strain-inducing semiconductor alloy may be embedded in the active region with a reduced offset from the channel region by applying a spacer structure of reduced width. In order to reduce the probability of creating semiconductor residues at the top area of the gate electrode structure, a certain degree of corner rounding of the semiconductor material may be introduced, which may be accomplished by ion implantation prior to epitaxially growing the strain-inducing semiconductor material. This concept may be advantageously combined with the provision of sophisticated high-k metal gate electrodes that are provided in an early manufacturing stage.

摘要翻译： 在MOS晶体管元件中，通过施加减小的宽度的间隔结构，应变诱导半导体合金可以嵌入在有源区中，并且与沟道区的偏移减小。 为了降低在栅极电极结构的顶部区域产生半导体残留物的可能性，可以引入半导体材料的一定程度的角圆化，这可以在外延生长应变诱导半导体之前通过离子注入来实现 材料。 这个概念可以有利地结合提供在早期制造阶段中提供的复杂的高k金属栅电极。