公开(公告)号：US20060190668A1

公开(公告)日：2006-08-24

申请号：US11064745

申请日：2005-02-24

申请人： Giora Biran ,  Matthew Cushing ,  Robert Drehmel ,  Allen Gavin ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-I Lin ,  David Luick ,  James Marcella ,  Mark Maxson ,  Eric Mejdrich ,  Adam Muff ,  Clarence Ogilvie ,  Charles Woodruff

发明人： Giora Biran ,  Matthew Cushing ,  Robert Drehmel ,  Allen Gavin ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-I Lin ,  David Luick ,  James Marcella ,  Mark Maxson ,  Eric Mejdrich ,  Adam Muff ,  Clarence Ogilvie ,  Charles Woodruff

IPC分类号： G06F13/36

CPC分类号： G06F13/4059

摘要： A high speed computer processor system has a high speed interface for a graphics processor. A preferred embodiment combines a PowerPC microprocessor called the Giga-Processor Ultralite (GPUL) 110 from International Business Machines Corporation (IBM) with a high speed interface on a multi-chip module.

摘要翻译： 高速计算机处理器系统具有用于图形处理器的高速接口。 优选实施例将来自国际商业机器公司（IBM）的称为Giga-Processor Ultralite（GPUL）110的PowerPC微处理器与多芯片模块上的高速接口相结合。

公开(公告)号：US20060149804A1

公开(公告)日：2006-07-06

申请号：US11000437

申请日：2004-11-30

申请人： David Luick ,  Eric Mejdrich

发明人： David Luick ,  Eric Mejdrich

IPC分类号： G06F7/52

CPC分类号： G06F7/5443

摘要： An instruction, corresponding methods, and circuitry for efficiently performing partial dot sum products are provided. The instruction may include a source select field for specifying one or more source word elements to participate in the dot sum operation. The instruction may also include a target select field for specifying one or more (or none) target word elements for storing the result of the dot sum operation.

摘要翻译： 提供了用于有效执行部分点和积的指令，相应方法和电路。 指令可以包括用于指定一个或多个源字元素以参与点和运算的源选择字段。 指令还可以包括用于指定用于存储点和操作的结果的一个或多个（或无）目标字元素的目标选择字段。

公开(公告)号：US20080065861A1

公开(公告)日：2008-03-13

申请号：US11931815

申请日：2007-10-31

申请人： Erik Altman ,  Michael Gschwind ,  David Luick ,  Daniel Prener ,  Jude Rivers ,  Sumedh Sathaye ,  John-David Wellman

发明人： Erik Altman ,  Michael Gschwind ,  David Luick ,  Daniel Prener ,  Jude Rivers ,  Sumedh Sathaye ,  John-David Wellman

IPC分类号： G06F9/30

CPC分类号： G06F9/3816 ,  G06F9/30149 ,  G06F9/30181 ,  G06F9/30185

摘要： This invention pertains to apparatus, method and a computer program stored on a computer readable medium. The computer program includes instructions for use with an instruction unit having a code page, and has computer program code for partitioning the code page into at least two sections for storing in a first section thereof a plurality of instruction words and, in association with at least one instruction word, for storing in a second section thereof an extension to each instruction word in the first section. The computer program further includes computer program code for setting a state of at least one page table entry bit for indicating, on a code page by code page basis, whether the code page is partitioned into the first and second sections for storing instruction words and their extensions, or whether the code page is comprised instead of a single section storing only instruction words.

摘要翻译： 本发明涉及存储在计算机可读介质上的装置，方法和计算机程序。 计算机程序包括与具有代码页的指令单元一起使用的指令，并且具有用于将代码页划分为至少两个部分的计算机程序代码，用于在其第一部分中存储多个指令字，并且至少与 一个指令字，用于在其第二部分中存储对第一部分中的每个指令字的扩展。 计算机程序还包括用于设置至少一个页表条目位的状态的计算机程序代码，用于通过代码页在代码页上指示代码页是否被分割成用于存储指令字的第一和第二部分，以及它们 扩展，还是包含代码页而不是仅存储指令字的单个部分。

公开(公告)号：US20080010393A1

公开(公告)日：2008-01-10

申请号：US11775325

申请日：2007-07-10

申请人： David Luick

发明人： David Luick

IPC分类号： G06F12/00

CPC分类号： G06F9/3851 ,  G06F9/3824 ,  G06F12/0842 ,  G06F12/0848

摘要： An apparatus and method for inhibiting data cache thrashing in a multi-threading execution mode through simulating a higher level of associativity in a data cache. The apparatus temporarily splits a data cache into multiple regions and each region is selected according to a thread ID indicator in an instruction register. The data cache is split when the apparatus is in the multi-threading execution mode indicated by an enable cache split bit.

摘要翻译： 一种用于通过模拟数据高速缓存中更高级别的关联性来在多线程执行模式中禁止数据高速缓存颠簸的装置和方法。 该设备临时将数据高速缓存分割成多个区域，并且根据指令寄存器中的线程ID指示符来选择每个区域。 当设备处于由启用高速缓存分割位指示的多线程执行模式时，数据高速缓存被分离。

公开(公告)号：US20050172172A1

公开(公告)日：2005-08-04

申请号：US10757790

申请日：2004-01-15

申请人： Thomas Beacom ,  David Luick

发明人： Thomas Beacom ,  David Luick

IPC分类号： G06F11/00 ,  G06F11/267

CPC分类号： G06F11/2236

摘要： A method, apparatus, system, and signal-bearing medium that in an embodiment detect an event that will cause idle cycles in the processor and issue diagnostic instructions to the processor during the cycles that would be idle. In another embodiment, the processor is periodically interrupted and diagnostic instructions are issued to the processor, where the diagnostic instructions are selected based on a history of activity at the processor and a log of previous errors at the processor. In this way, errors may be detected at the processor without undue cost and impact on performance.

摘要翻译： 一种方法，装置，系统和信号承载介质，其在一个实施例中检测将导致处理器中的空闲周期的事件并且在空闲的周期期间向处理器发出诊断指令。 在另一个实施例中，周期性地中断处理器，并且向处理器发出诊断指令，其中基于处理器处的活动历史和处理器处的先前错误的日志来选择诊断指令。 以这种方式，可能会在处理器中检测到错误，而不会对性能造成不必要的成本和影响。

公开(公告)号：US20050081018A1

公开(公告)日：2005-04-14

申请号：US10682134

申请日：2003-10-09

申请人： David Luick

发明人： David Luick

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F9/46

CPC分类号： G06F9/30141 ,  G06F9/30116 ,  G06F9/30123 ,  G06F9/462

摘要： A register file bit includes a primary latch and a secondary latch with a feedback path and a context switch mechanism that allows a fast context switch when execution changes from one thread to the next. A bit value for a second thread of execution is stored in the primary latch, then transferred to the secondary latch. The bit value for a first thread of execution is then written to the primary latch. When a context switch is needed (when the first thread stalls and the second thread needs to begin execution), the register file bit can perform a context switch from the first thread to the second thread in a single clock cycle. The register file bit contains a backup latch inside the register file itself so that minimal extra wire paths are needed to or from the existing register file.

摘要翻译： 寄存器文件位包括主锁存器和具有反馈路径的辅助锁存器和上下文切换机制，当执行从一个线程改变到下一个线程时允许快速上下文切换。 第二个执行线程的位值存储在主锁存器中，然后传送到辅助锁存器。 然后将第一个执行线程的位值写入主锁存器。 当需要上下文切换（当第一个线程停止并且第二个线程需要开始执行时），寄存器文件位可以在单个时钟周期内执行从第一个线程到第二个线程的上下文切换。 寄存器文件位在寄存​​器文件本身内包含一个备用锁存器，以便在现有寄存器文件中需要最少额外的线路路径。

公开(公告)号：US20050071723A1

公开(公告)日：2005-03-31

申请号：US10670713

申请日：2003-09-25

申请人： David Luick

发明人： David Luick

IPC分类号： G06F9/30 ,  G06F11/00

CPC分类号： G06F11/1032 ,  G11C29/76

摘要： Methods and apparatus are disclosed that provide for improved addressing of a register file in a computer system. The register file has one or more redundant words. A logical address in an instruction is mapped, during a predecode operation, to a physical address having a larger address space than the logical address. Addresses of nonfaulty words are mapped to the same word in the larger address space as the logical address. Logical addresses that point to faulty words are mapped to a redundant word that is in the larger address space but not in the address space of the logical address. Because all addresses presented to a register file decoder at access time point to nonfaulty words, no delay penalty associated with address compare during the access time is required.

摘要翻译： 公开了提供计算机系统中的寄存器文件的改进寻址的方法和装置。 寄存器文件有一个或多个冗余字。 在预解码操作期间，指令中的逻辑地址被映射到具有比逻辑地址大的地址空间的物理地址。 非故障字的地址映射到较大地址空间中与逻辑地址相同的字。 指向故障字的逻辑地址映射到位于较大地址空间中但不在逻辑地址的地址空间中的冗余字。 由于在访问时间内向寄存器文件解码器提供的所有地址指向非故障字，因此在访问时间期间不需要与地址比较相关联的延迟代价。

公开(公告)号：US20050071579A1

公开(公告)日：2005-03-31

申请号：US10675428

申请日：2003-09-30

申请人： David Luick

发明人： David Luick

IPC分类号： G06F12/00 ,  G06F12/04 ,  G06F12/08

CPC分类号： G06F12/04 ,  G06F12/0802 ,  G06F2212/401

摘要： Compressed memory systems and methods that reduce problems of memory overflow and data loss. A compression engine compresses blocks of data for storage in a compressed memory. A compression monitor monitors the achieved compression ratio and provides a software trap when the achieved compression ratio falls below a minimum. After the trap is provided software monitors the fill state of the compressed memory. If the compressed memory is approaching full, the software changes the block size to improve the compression ratio.

摘要翻译： 压缩内存系统和方法可以减少内存溢出和数据丢失的问题。 压缩引擎压缩数据块以存储在压缩存储器中。 压缩监视器监视实现的压缩比，并且当实现的压缩比低于最小值时提供软件陷阱。 提供陷阱软件监视压缩内存的填充状态。 如果压缩内存接近满，软件会更改块大小以提高压缩比。

公开(公告)号：US20050081124A1

公开(公告)日：2005-04-14

申请号：US10670712

申请日：2003-09-25

申请人： David Luick

发明人： David Luick

IPC分类号： G06F11/00

CPC分类号： G06F11/2007

摘要： Methods and systems for repairing ports are disclosed. Embodiments may detect a hard failure of a port, select an alternative port from existing ports in use within an array, and share the alternative port to route operands bound for the first port and the alternative port, to transmit operands associated with the failed port to the corresponding destination unit. Embodiments include an additional wire, or an alternative port path, that couples the alternative port to the destination unit that is associated with the first port. For instance, in a multi-pipeline processor, an operand of an instruction that is bound for the failed read port may be routed via an alternative read port to the corresponding execution unit. Similarly, data bound for failed write ports may be, e.g., written back to a register file by routing the data via an alternative write port of the register file.

摘要翻译： 公开了用于修理端口的方法和系统。 实施例可以检测端口的硬故障，从阵列内使用的现有端口中选择备用端口，并共享备用端口以路由绑定到第一端口和替代端口的操作数，以将与故障端口相关联的操作数传送到 相应的目的地单位。 实施例包括将替代端口耦合到与第一端口相关联的目的地单元的附加线路或替代端口路径。 例如，在多流水线处理器中，绑定到故障读端口的指令的操作数可以经由替代读端口被路由到相应的执行单元。 类似地，对于失败的写入端口绑定的数据可以例如通过经由寄存器文件的备用写入端口路由数据而写回寄存器文件。

公开(公告)号：US20050071601A1

公开(公告)日：2005-03-31

申请号：US10675170

申请日：2003-09-30

申请人： David Luick

发明人： David Luick

IPC分类号： G06F12/08

CPC分类号： G06F12/0862 ,  G06F2212/6024 ,  G06F2212/654

摘要： A computer system includes a main memory, at least one processor, and at least one level of cache. The system contains at least one segment table having multiple segment entries recording the assignment of segments in an address space. At least some segment table entries include pre-fetch data indicating which portions of a segment should be pre-fetched. Preferably, a segment table entry contains a list of pages for pre-fetching. Preferably, pre-fetching a listed page causes address translation data for the page to be cached in at least one address translation caching structure. Pre-fetching may also cause data contents of the page to be loaded into a cache.

摘要翻译： 计算机系统包括主存储器，至少一个处理器和至少一个级别的高速缓存。 该系统包含至少一个段表，其具有记录地址空间中段的分配的多个段条目。 至少一些段表条目包括预取数据，指示段的哪些部分应该被预取。 优选地，段表条目包含用于预取的页面的列表。 优选地，预取列出的页面使得页面的地址转换数据被缓存在至少一个地址转换高速缓存结构中。 预取还可能导致页面的数据内容被加载到高速缓存中。