公开(公告)号：US20130036274A1

公开(公告)日：2013-02-07

申请号：US13565736

申请日：2012-08-02

申请人： Gregg A. Bouchard ,  Rajan Goyal ,  Jeffrey A, Pangborn ,  Najeeb I. Ansari

发明人： Gregg A. Bouchard ,  Rajan Goyal ,  Jeffrey A, Pangborn ,  Najeeb I. Ansari

IPC分类号： G06F12/00

CPC分类号： H04L63/06 ,  G06F3/0629 ,  G06F3/0647 ,  G06F9/46 ,  G06F9/5016 ,  G06F9/5027 ,  G06F11/203 ,  G06F12/00 ,  G06F12/0207 ,  G06F12/04 ,  G06F12/06 ,  G06F12/0623 ,  G06F12/0802 ,  G06F12/0868 ,  G06F12/126 ,  G06F13/16 ,  G06F13/1642 ,  G06N5/02 ,  G06N5/027 ,  G11C7/1075 ,  H04L43/18 ,  H04L45/742 ,  H04L45/745 ,  H04L47/2441 ,  H04L47/39 ,  H04L63/0227 ,  H04L63/0263 ,  H04L63/10 ,  H04L67/10 ,  H04L69/02 ,  H04L69/22 ,  Y02B70/30 ,  Y02B70/32 ,  Y02D10/14 ,  Y02D10/22

摘要： According to an example embodiment, a processor is provided including an integrated on-chip memory device component. The on-chip memory device component includes a plurality of memory banks, and multiple logical ports, each logical port coupled to one or more of the plurality of memory banks, enabling access to multiple memory banks, among the plurality of memory banks, per clock cycle, each memory bank accessible by a single logical port per clock cycle and each logical port accessing a single memory bank per clock cycle.

摘要翻译： 根据示例性实施例，提供了包括集成片上存储器件部件的处理器。 片上存储器件组件包括多个存储器组和多个逻辑端口，每个逻辑端口耦合到多个存储器组中的一个或多个存储器组，使得能够在每个时钟之间访问多个存储器组中的多个存储体 每个存储器组可以通过每个时钟周期的单个逻辑端口访问，每个逻辑端口每个时钟周期访问单个存储器组。