公开(公告)号：US20060129729A1

公开(公告)日：2006-06-15

申请号：US11187359

申请日：2005-07-21

申请人： Hongjun Yuan ,  Shuhua Xiang ,  Li-Sha Alpha

发明人： Hongjun Yuan ,  Shuhua Xiang ,  Li-Sha Alpha

IPC分类号： G06F13/14

CPC分类号： G06F13/362

摘要： A novel architecture for implementing video processing features a data bus and a control bus. In an embodiment, data transfers between processing modules can take place over the data bus as mediated by a programmable memory copy controller, or through local connections, freeing up the control bus for instructions provided by a processor. A video decoder may be implemented in a system on chip with instructions provided by an off-chip processor. A semaphore or semaphore array mechanism may be used to mediate traffic between the various modules.

摘要翻译： 用于实现视频处理的新型架构具有数据总线和控制总线。 在一个实施例中，处理模块之间的数据传输可以通过由可编程存储器复制控制器介导的数据总线进行，或者通过本地连接，释放控制总线以获得由处理器提供的指令。 视频解码器可以由片外处理器提供的指令在片上系统中实现。 信号量或信号量阵列机制可用于调解各种模块之间的流量。

公开(公告)号：US20050228970A1

公开(公告)日：2005-10-13

申请号：US10209109

申请日：2002-07-30

申请人： Shuhua Xiang ,  Li Sha ,  Ping Zhu ,  Hongjun Yuan ,  Wei Ni

发明人： Shuhua Xiang ,  Li Sha ,  Ping Zhu ,  Hongjun Yuan ,  Wei Ni

IPC分类号： G06F7/57 ,  G06F9/38 ,  G06F15/00

CPC分类号： G06F9/3867 ,  G06F7/57 ,  G06F9/3824 ,  G06F9/3826 ,  G06F9/3885

摘要： A processing system includes an arithmetic logic unit (ALU) sub-system that allows data associated with a prior instruction to be preserved for use with a next instruction or subsequent instruction without having to reload the value using an intermediate register. The ALU sub-system includes a pair of ALUs communicatively cross-coupled with a pair of accumulators. The processing system also includes a data selector coupled to the ALU sub-system for use with memory contention prediction. The data selector includes a constant generator that controls storage of data associated with a previous instruction in a bypass element, and a selector to choose between data from a databus element and data stored in the bypass element.

摘要翻译： 处理系统包括算术逻辑单元（ALU）子系统，其允许与先前指令相关联的数据被保留以用于下一个指令或后续指令，而不必使用中间寄存器重新加载该值。 ALU子系统包括与一对蓄能器通信地交叉耦合的一对ALU。 处理系统还包括耦合到ALU子系统以与存储器争用预测一起使用的数据选择器。 数据选择器包括恒定发生器，其控制与旁路元件中的先前指令相关联的数据的存储，以及选择器，用于在数据总线元件的数据和存储在旁路元件中的数据之间进行选择。

公开(公告)号：US06996702B2

公开(公告)日：2006-02-07

申请号：US10209109

申请日：2002-07-30

申请人： Shuhua Xiang ,  Li Sha ,  Ping Zhu ,  Hongjun Yuan ,  Wei Ni

发明人： Shuhua Xiang ,  Li Sha ,  Ping Zhu ,  Hongjun Yuan ,  Wei Ni

IPC分类号： G06F9/34

CPC分类号： G06F9/3867 ,  G06F7/57 ,  G06F9/3824 ,  G06F9/3826 ,  G06F9/3885

摘要： A processing system includes an arithmetic logic unit (ALU) sub-system that allows data associated with a prior instruction to be preserved for use with a next instruction or subsequent instruction without having to reload the value using an intermediate register. The ALU sub-system includes a pair of ALUs communicatively cross-coupled with a pair of accumulators. The processing system also includes a data selector coupled to the ALU sub-system for use with memory contention prediction. The data selector includes a constant generator that controls storage of data associated with a previous instruction in a bypass element, and a selector to choose between data from a databus element and data stored in the bypass element.

摘要翻译： 处理系统包括算术逻辑单元（ALU）子系统，其允许与先前指令相关联的数据被保留以用于下一个指令或后续指令，而不必使用中间寄存器重新加载该值。 ALU子系统包括与一对蓄能器通信地交叉耦合的一对ALU。 处理系统还包括耦合到ALU子系统以与存储器争用预测一起使用的数据选择器。 数据选择器包括恒定发生器，其控制与旁路元件中的先前指令相关联的数据的存储，以及选择器，用于在数据总线元件的数据和存储在旁路元件中的数据之间进行选择。

公开(公告)号：US07184101B2

公开(公告)日：2007-02-27

申请号：US10205884

申请日：2002-07-25

申请人： Shuhua Xiang ,  Hongjun Yuan ,  Sha Li

发明人： Shuhua Xiang ,  Hongjun Yuan ,  Sha Li

IPC分类号： H04N9/64

CPC分类号： H04N19/20 ,  G06T1/60 ,  H04N5/14 ,  H04N19/423

摘要： A video processing system includes input and output address generators. The address generators are capable of generating linear addresses associated with data to be read from and written to a device. The linear address is converted to a random address so that data associated with a macroblock may be read from the device and written to the device.

摘要翻译： 视频处理系统包括输入和输出地址发生器。 地址发生器能够生成与要从设备读取和写入的数据相关联的线性地址。 线性地址被转换为随机地址，使得可以从设备读取与宏块相关联的数据并将其写入设备。

公开(公告)号：US07432988B2

公开(公告)日：2008-10-07

申请号：US11710772

申请日：2007-02-26

申请人： Shuhua Xiang ,  Hongjun Yuan ,  Li Sha

发明人： Shuhua Xiang ,  Hongjun Yuan ,  Li Sha

IPC分类号： H04N9/64

CPC分类号： H04N19/20 ,  G06T1/60 ,  H04N5/14 ,  H04N19/423

摘要： A video processing system includes input and output address generators. The address generators are capable of generating linear addresses associated with data to be read from and written to a device. The linear address is converted to a random address so that data associated with a macroblock may be read from the device and written to the device.

摘要翻译： 视频处理系统包括输入和输出地址发生器。 地址发生器能够生成与要从设备读取和写入的数据相关联的线性地址。 线性地址被转换为随机地址，使得可以从设备读取与宏块相关联的数据并将其写入设备。

公开(公告)号：US07359006B1

公开(公告)日：2008-04-15

申请号：US10851814

申请日：2004-05-20

申请人： Shuhua Xiang ,  Hongjun Yuan

发明人： Shuhua Xiang ,  Hongjun Yuan

IPC分类号： H04N9/475

CPC分类号： H04N21/4341 ,  H04N19/467 ,  H04N21/2368 ,  H04N21/23892 ,  H04N21/242 ,  H04N21/4302 ,  H04N21/8106

摘要： A system and method embed an audio signature in a video frame. An audio signature is generated from one bit a buffer input data. Two registers store an audio signature and reference count. According to an embodiment, the audio signature is generated left/right (L/R) interleaved with the left channel data in the most significant bit (MSB).

摘要翻译： 系统和方法将音频签名嵌入到视频帧中。 从缓冲区输入数据的一位产生音频签名。 两个寄存器存储音频签名和引用计数。 根据实施例，在最高有效位（MSB）中与左声道数据交织的左/右（L / R）生成音频签名。

公开(公告)号：US20070153133A1

公开(公告)日：2007-07-05

申请号：US11710772

申请日：2007-02-26

申请人： Shuhua Xiang ,  Hongjun Yuan ,  Sha Li

发明人： Shuhua Xiang ,  Hongjun Yuan ,  Sha Li

IPC分类号： H04N9/64

CPC分类号： H04N19/20 ,  G06T1/60 ,  H04N5/14 ,  H04N19/423

摘要： A video processing system includes input and output address generators. The address generators are capable of generating linear addresses associated with data to be read from and written to a device. The linear address is converted to a random address so that data associated with a macroblock may be read from the device and written to the device.

公开(公告)号：US20060126726A1

公开(公告)日：2006-06-15

申请号：US11137971

申请日：2005-05-25

申请人： Teng Lin ,  Hongjun Yuan ,  Weimin Zeng ,  Liang Peng

发明人： Teng Lin ,  Hongjun Yuan ,  Weimin Zeng ,  Liang Peng

IPC分类号： H04N11/04 ,  H04N7/12 ,  H04N11/02 ,  H04B1/66

CPC分类号： H04N19/436 ,  H04N19/12 ,  H04N19/136 ,  H04N19/172 ,  H04N19/423 ,  H04N19/44 ,  H04N19/61

摘要： In one embodiment, a DSP structure includes four main sections: DEQ, IDCT for row, IDCT for column, and motion compensation. The data input sequence is organized in such a way to facilitate the data loading into hardware structures for row IDCT and column IDCT. Two types of decoding flows are enabled by the DSP structure: H.264 decoding flows (e.g., dequantization, inverse discrete Hadamard transform, intra prediction, and motion decompensation), and non-H.264 decoding flows (e.g., dequantization, row inverse discrete cosine transformation, column inverse discrete cosine transformation, and motion decompensation). The non-H.264 decoding flow can be used for standards such as MPEG1/2/4, H.263, Microsoft WMV9, and Sony Digital Video.

摘要翻译： 在一个实施例中，DSP结构包括四个主要部分：DEQ，行的IDCT，列的IDCT和运动补偿。 数据输入序列以便于将数据加载到行IDCT和列IDCT的硬件结构中的方式组织。 通过DSP结构启用两种类型的解码流程：H.264解码流（例如，逆量化，逆离散Hadamard变换，帧内预测和运动失真），以及非H.264解码流（例如，逆量化，行反向 离散余弦变换，列逆离散余弦变换和运动失真）。 非H.264解码流可用于MPEG1 / 2/4，H.263，Microsoft WMV9和Sony Digital Video等标准。

公开(公告)号：US20050078176A1

公开(公告)日：2005-04-14

申请号：US10941476

申请日：2004-09-15

申请人： Hongjun Yuan ,  Sheng Qu ,  Daniel Meyer

发明人： Hongjun Yuan ,  Sheng Qu ,  Daniel Meyer

IPC分类号： H04N20060101 ,  H04N7/01

CPC分类号： H04N7/0112

摘要： A system and method for efficiently performing an inverse telecine procedure includes an inverse telecine module that converts input frames of video information into corresponding output frames by applying an inverse telecine policy to the input frames. A motion statistics generator then calculates motion statistics results corresponding to the output frames. A synchronizer module then compares the motion statistics results to entries in a synchronization table for determining whether the inverse telecine procedure is correctly synchronized. The synchronizer module may then reposition a current start boundary of the inverse telecine procedure whenever the inverse telecine procedure is not correctly synchronized.

摘要翻译： 用于有效地执行逆电视电影过程的系统和方法包括逆电视电影模块，其通过对输入帧应用反向电视电影策略将视频信息的输入帧转换成相应的输出帧。 然后，运动统计发生器计算与输出帧相对应的运动统计结果。 同步器模块然后将运动统计结果与同步表中的条目进行比较，以确定反向电视电影过程是否正确同步。 然后，当反向电视电影过程未正确同步时，同步器模块可以重新定位逆电视电影过程的当前起始边界。

公开(公告)号：US07136414B2

公开(公告)日：2006-11-14

申请号：US10941476

申请日：2004-09-15

申请人： Hongjun Yuan ,  Sheng Qu ,  Daniel W. Meyer

发明人： Hongjun Yuan ,  Sheng Qu ,  Daniel W. Meyer

IPC分类号： H04B1/66

CPC分类号： H04N7/0112

摘要： A system and method for efficiently performing an inverse telecine procedure includes an inverse telecine module that converts input frames of video information into corresponding output frames by applying an inverse telecine policy to the input frames. A motion statistics generator then calculates motion statistics results corresponding to the output frames. A synchronizer module then compares the motion statistics results to entries in a synchronization table for determining whether the inverse telecine procedure is correctly synchronized. The synchronizer module may then reposition a current start boundary of the inverse telecine procedure whenever the inverse telecine procedure is not correctly synchronized.

摘要翻译： 用于有效地执行逆电视电影过程的系统和方法包括逆电视电影模块，其通过对输入帧应用反向电视电影策略将视频信息的输入帧转换成相应的输出帧。 然后，运动统计发生器计算与输出帧相对应的运动统计结果。 同步器模块然后将运动统计结果与同步表中的条目进行比较，以确定反向电视电影过程是否正确同步。 然后，当反向电视电影过程未正确同步时，同步器模块可以重新定位逆电视电影过程的当前起始边界。