公开(公告)号：US20110237062A1

公开(公告)日：2011-09-29

申请号：US13069848

申请日：2011-03-23

申请人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-seok Hong

发明人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-seok Hong

IPC分类号： H01L21/28

CPC分类号： H01L21/823842 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes forming an interlayer dielectric on a substrate, the interlayer dielectric including first and second openings respectively disposed in first and second regions formed separately in the substrate; fondling a first conductive layer filling the first and second openings; etching the first conductive layer such that a bottom surface of the first opening is exposed and a portion of the first conductive layer in the second opening remains; and forming a second conductive layer filling the first opening and a portion of the second opening.

摘要翻译： 制造半导体器件的方法包括在衬底上形成层间电介质，所述层间电介质包括分别设置在所述衬底中分开形成的第一和第二区域中的第一和第二开口; 抚弄填充第一和第二开口的第一导电层; 蚀刻第一导电层，使得第一开口的底表面露出，并且第二开口中的第一导电层的一部分保留; 以及形成填充所述第一开口和所述第二开口的一部分的第二导电层。

公开(公告)号：US08309411B2

公开(公告)日：2012-11-13

申请号：US13069848

申请日：2011-03-23

申请人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/283 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes forming an interlayer dielectric on a substrate, the interlayer dielectric including first and second openings respectively disposed in first and second regions formed separately in the substrate; forming a first conductive layer filling the first and second openings; etching the first conductive layer such that a bottom surface of the first opening is exposed and a portion of the first conductive layer in the second opening remains; and forming a second conductive layer filling the first opening and a portion of the second opening.

摘要翻译： 制造半导体器件的方法包括在衬底上形成层间电介质，所述层间电介质包括分别设置在所述衬底中分开形成的第一和第二区域中的第一和第二开口; 形成填充所述第一和第二开口的第一导电层; 蚀刻第一导电层，使得第一开口的底表面露出，并且第二开口中的第一导电层的一部分保留; 以及形成填充所述第一开口和所述第二开口的一部分的第二导电层。

公开(公告)号：US20120214296A1

公开(公告)日：2012-08-23

申请号：US13458418

申请日：2012-04-27

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US20100099245A1

公开(公告)日：2010-04-22

申请号：US12581223

申请日：2009-10-19

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-III Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-III Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US08183141B2

公开(公告)日：2012-05-22

申请号：US12581223

申请日：2009-10-19

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/3205 ,  H01L21/4763 ,  H01L21/00 ,  H01L21/16

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US20150035077A1

公开(公告)日：2015-02-05

申请号：US14519535

申请日：2014-10-21

申请人： Hye-Lan Lee ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Huyong Lee ,  Hyung-seok Hong

发明人： Hye-Lan Lee ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Huyong Lee ,  Hyung-seok Hong

IPC分类号： H01L27/092 ,  H01L29/49 ,  H01L29/161 ,  H01L29/423 ,  H01L29/51

CPC分类号： H01L27/092 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/161 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： Methods of manufacturing a MOS transistor are provided. The methods may include forming first and second trenches. The methods may further include forming first metal patterns within portions of the first and second trenches. The methods may additionally include removing the first metal patterns from the second trench while at least portions of the first metal patterns remain within the first trench. The methods may also include forming a second metal layer within the first and second trenches, the second metal layer formed on the first metal patterns within the first trench.

摘要翻译： 提供制造MOS晶体管的方法。 所述方法可以包括形成第一和第二沟槽。 所述方法还可以包括在第一和第二沟槽的部分内形成第一金属图案。 所述方法还可以包括从第二沟槽移除第一金属图案，同时至少部分第一金属图案保留在第一沟槽内。 所述方法还可以包括在第一和第二沟槽内形成第二金属层，第二金属层形成在第一沟槽内的第一金属图案上。

公开(公告)号：US20120052641A1

公开(公告)日：2012-03-01

申请号：US13217871

申请日：2011-08-25

申请人： Hye-Lan Lee ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Huyong Lee ,  Hyung-seok Hong

发明人： Hye-Lan Lee ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Huyong Lee ,  Hyung-seok Hong

IPC分类号： H01L21/336

CPC分类号： H01L27/092 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/161 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： Methods of manufacturing a MOS transistor are provided. The methods may include forming first and second trenches. The methods may further include forming first metal patterns within portions of the first and second trenches. The methods may additionally include removing the first metal patterns from the second trench while at least portions of the first metal patterns remain within the first trench. The methods may also include forming a second metal layer within the first and second trenches, the second metal layer formed on the first metal patterns within the first trench.

摘要翻译： 提供制造MOS晶体管的方法。 所述方法可以包括形成第一和第二沟槽。 所述方法还可以包括在第一和第二沟槽的部分内形成第一金属图案。 所述方法还可以包括从第二沟槽移除第一金属图案，同时至少部分第一金属图案保留在第一沟槽内。 所述方法还可以包括在第一和第二沟槽内形成第二金属层，第二金属层形成在第一沟槽内的第一金属图案上。

公开(公告)号：US08044469B2

公开(公告)日：2011-10-25

申请号：US12585313

申请日：2009-09-11

申请人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

发明人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

IPC分类号： H01L21/70

CPC分类号： H01L21/823842 ,  H01L21/823857 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device and associated methods, the semiconductor device including a semiconductor substrate with a first well region, a first gate electrode disposed on the first well region, and a first N-type capping pattern, a first P-type capping pattern, and a first gate dielectric pattern disposed between the first well region and the first gate electrode.

摘要翻译： 一种半导体器件及相关方法，所述半导体器件包括具有第一阱区的半导体衬底，设置在第一阱区上的第一栅电极和第一N型封盖图案，第一P型封盖图案和 第一栅极电介质图案，设置在第一阱区域和第一栅极电极之间。

公开(公告)号：US08633546B2

公开(公告)日：2014-01-21

申请号：US13554514

申请日：2012-07-20

申请人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

发明人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

IPC分类号： H01L21/70

CPC分类号： H01L21/823842 ,  H01L21/823857 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device and associated methods, the semiconductor device including a semiconductor substrate with a first well region, a first gate electrode disposed on the first well region, and a first N-type capping pattern, a first P-type capping pattern, and a first gate dielectric pattern disposed between the first well region and the first gate electrode.

摘要翻译： 一种半导体器件及相关方法，所述半导体器件包括具有第一阱区的半导体衬底，设置在第一阱区上的第一栅电极和第一N型封盖图案，第一P型封盖图案和 第一栅极电介质图案，设置在第一阱区域和第一栅极电极之间。

公开(公告)号：US08278168B2

公开(公告)日：2012-10-02

申请号：US13237051

申请日：2011-09-20

申请人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

发明人： Hongbae Park ,  Hagju Cho ,  Sunghun Hong ,  Sangjin Hyun ,  Hoonjoo Na ,  Hyung-seok Hong

IPC分类号： H01L21/8242

CPC分类号： H01L21/823842 ,  H01L21/823857 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device and associated methods, the semiconductor device including a semiconductor substrate with a first well region, a first gate electrode disposed on the first well region, and a first N-type capping pattern, a first P-type capping pattern, and a first gate dielectric pattern disposed between the first well region and the first gate electrode.

摘要翻译： 一种半导体器件及相关方法，所述半导体器件包括具有第一阱区的半导体衬底，设置在第一阱区上的第一栅电极和第一N型封盖图案，第一P型封盖图案和 第一栅极电介质图案，设置在第一阱区域和第一栅极电极之间。