公开(公告)号：US20120214296A1

公开(公告)日：2012-08-23

申请号：US13458418

申请日：2012-04-27

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US08183141B2

公开(公告)日：2012-05-22

申请号：US12581223

申请日：2009-10-19

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-Ill Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/3205 ,  H01L21/4763 ,  H01L21/00 ,  H01L21/16

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US20100099245A1

公开(公告)日：2010-04-22

申请号：US12581223

申请日：2009-10-19

申请人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-III Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Sangjin Hyun ,  Siyoung Choi ,  Yugyun Shin ,  Kang-III Seo ,  Hagju Cho ,  Hoonjoo Na ,  Hyosan Lee ,  Jun-Woong Park ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

摘要： Provided are a semiconductor device and a method of forming the same. The method may include forming a metal oxide layer on a substrate and forming a sacrificial oxide layer on the metal oxide layer. An annealing process is performed on the substrate. A formation-free energy of the sacrificial oxide layer is greater than a formation-free energy of the metal oxide layer at a process temperature of the annealing process.

摘要翻译： 提供半导体器件及其形成方法。 该方法可以包括在衬底上形成金属氧化物层并在金属氧化物层上形成牺牲氧化物层。 在基板上进行退火处理。 在退火工艺的工艺温度下，牺牲氧化物层的无形成能大于金属氧化物层的无形成能。

公开(公告)号：US08309411B2

公开(公告)日：2012-11-13

申请号：US13069848

申请日：2011-03-23

申请人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Hoonjoo Na ,  Sangjin Hyun ,  Yugyun Shin ,  Hongbae Park ,  Sughun Hong ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/283 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes forming an interlayer dielectric on a substrate, the interlayer dielectric including first and second openings respectively disposed in first and second regions formed separately in the substrate; forming a first conductive layer filling the first and second openings; etching the first conductive layer such that a bottom surface of the first opening is exposed and a portion of the first conductive layer in the second opening remains; and forming a second conductive layer filling the first opening and a portion of the second opening.

摘要翻译： 制造半导体器件的方法包括在衬底上形成层间电介质，所述层间电介质包括分别设置在所述衬底中分开形成的第一和第二区域中的第一和第二开口; 形成填充所述第一和第二开口的第一导电层; 蚀刻第一导电层，使得第一开口的底表面露出，并且第二开口中的第一导电层的一部分保留; 以及形成填充所述第一开口和所述第二开口的一部分的第二导电层。

公开(公告)号：US20110180879A1

公开(公告)日：2011-07-28

申请号：US12972961

申请日：2010-12-20

申请人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

发明人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

IPC分类号： H01L23/522 ,  H01L27/092

CPC分类号： H01L27/092 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/0811 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided are a CMOS transistor, a semiconductor device having the transistor, and a semiconductor module having the device. The CMOS transistor may include first and second interconnection structures respectively disposed in first and second regions of a semiconductor substrate. The first and second regions of the semiconductor substrate may have different conductivity types. The first and second interconnection structures may be disposed on the semiconductor substrate. The first interconnection structure may have a different stacked structure from the second interconnection structure. The CMOS transistor may be disposed in the semiconductor device. The semiconductor device may be disposed in the semiconductor module.

摘要翻译： 提供了CMOS晶体管，具有晶体管的半导体器件和具有该器件的半导体模块。 CMOS晶体管可以包括分别设置在半导体衬底的第一和第二区域中的第一和第二互连结构。 半导体衬底的第一和第二区域可以具有不同的导电类型。 第一和第二互连结构可以设置在半导体衬底上。 第一互连结构可以具有与第二互连结构不同的堆叠结构。 CMOS晶体管可以设置在半导体器件中。 半导体器件可以设置在半导体模块中。

公开(公告)号：US08580629B2

公开(公告)日：2013-11-12

申请号：US13241871

申请日：2011-09-23

申请人： Hong-Bae Park ,  Sang-Jin Hyun ,  Hu-Yong Lee ,  Hoon-Joo Na ,  Jeong-Hee Han ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Hong-Bae Park ,  Sang-Jin Hyun ,  Hu-Yong Lee ,  Hoon-Joo Na ,  Jeong-Hee Han ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/495 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device may include: preparing a substrate in which first and second regions are defined; forming an interlayer insulating film, which includes first and second trenches, on the substrate; forming a work function control film, which contains Al and N, along a top surface of the interlayer insulating film, side and bottom surfaces of the first trench, and side and bottom surfaces of the second trench; forming a mask pattern on the work function control film formed in the second region; injecting a work function control material into the work function control film formed in the first region to control a work function of the work function control film formed in the first region; removing the mask pattern; and forming a first metal gate electrode to fill the first trench and forming a second metal gate electrode to fill the second trench.

摘要翻译： 制造半导体器件的方法可以包括：制备其中限定了第一和第二区域的衬底; 在衬底上形成包括第一和第二沟槽的层间绝缘膜; 沿着层间绝缘膜的上表面，第一沟槽的侧表面和底表面以及第二沟槽的侧表面和底表面形成包含Al和N的功函数控制膜; 在形成在第二区域中的功函数控制膜上形成掩模图案; 将工作功能控制材料注入到形成在第一区域中的功函数控制膜中，以控制形成在第一区域中的功函数控制膜的功函数; 去除掩模图案; 以及形成第一金属栅电极以填充所述第一沟槽并形成第二金属栅电极以填充所述第二沟槽。

公开(公告)号：US09287199B2

公开(公告)日：2016-03-15

申请号：US12972961

申请日：2010-12-20

申请人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

发明人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

IPC分类号： H01L23/522 ,  H01L23/485 ,  H01L21/8238 ,  H01L27/06 ,  H01L27/08 ,  H01L29/94

CPC分类号： H01L27/092 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/0811 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided are a CMOS transistor, a semiconductor device having the transistor, and a semiconductor module having the device. The CMOS transistor may include first and second interconnection structures respectively disposed in first and second regions of a semiconductor substrate. The first and second regions of the semiconductor substrate may have different conductivity types. The first and second interconnection structures may be disposed on the semiconductor substrate. The first interconnection structure may have a different stacked structure from the second interconnection structure. The CMOS transistor may be disposed in the semiconductor device. The semiconductor device may be disposed in the semiconductor module.

摘要翻译： 提供了CMOS晶体管，具有晶体管的半导体器件和具有该器件的半导体模块。 CMOS晶体管可以包括分别设置在半导体衬底的第一和第二区域中的第一和第二互连结构。 半导体衬底的第一和第二区域可以具有不同的导电类型。 第一和第二互连结构可以设置在半导体衬底上。 第一互连结构可以具有与第二互连结构不同的堆叠结构。 CMOS晶体管可以设置在半导体器件中。 半导体器件可以设置在半导体模块中。

公开(公告)号：US08786028B2

公开(公告)日：2014-07-22

申请号：US13445667

申请日：2012-04-12

申请人： Hyung-Seok Hong ,  Sang-Jin Hyun ,  Hong-Bae Park ,  Hoon-Joo Na ,  Hye-Lan Lee

发明人： Hyung-Seok Hong ,  Sang-Jin Hyun ,  Hong-Bae Park ,  Hoon-Joo Na ,  Hye-Lan Lee

IPC分类号： H01L27/088

CPC分类号： H01L21/823437 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795

摘要： A method of manufacturing a semiconductor device, a semiconductor device and systems incorporating the same include transistors having a gate metal doped with impurities. An altered work function of the transistor may alter a threshold voltage of the transistor. In certain embodiments, a gate metal of a first MOSFET is doped with impurities. A gate metal of a second MOSFET may be left undoped, doped with the same impurities with a different concentration, and/or doped with different impurities. In some embodiments, the MOSFETs are FinFETs, and the doping may be a conformal doping.

摘要翻译： 制造半导体器件的方法，半导体器件和结合其的系统包括掺杂有杂质的栅极金属的晶体管。 晶体管的改变的功函数可以改变晶体管的阈值电压。 在某些实施例中，第一MOSFET的栅极金属掺杂有杂质。 第二MOSFET的栅极金属可以不掺杂，掺杂有不同浓度的相同杂质和/或掺杂有不同杂质。 在一些实施例中，MOSFET是FinFET，并且掺杂可以是共形掺杂。

公开(公告)号：US20160204108A1

公开(公告)日：2016-07-14

申请号：US15054571

申请日：2016-02-26

申请人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

发明人： Hye-Lan Lee ,  Hong-Bae Park ,  Sang-Jin Hyun ,  Yu-Gyun Shin ,  Sug-Hun Hong ,  Hoon-Joo Na ,  Hyung-Seok Hong

IPC分类号： H01L27/092 ,  H01L29/423 ,  H01L29/51 ,  H01L29/49

CPC分类号： H01L27/092 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0629 ,  H01L27/0805 ,  H01L27/0811 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided are a CMOS transistor, a semiconductor device having the transistor, and a semiconductor module having the device. The CMOS transistor may include first and second interconnection structures respectively disposed in first and second regions of a semiconductor substrate. The first and second regions of the semiconductor substrate may have different conductivity types. The first and second interconnection structures may be disposed on the semiconductor substrate. The first interconnection structure may have a different stacked structure from the second interconnection structure. The CMOS transistor may be disposed in the semiconductor device. The semiconductor device may be disposed in the semiconductor module.

摘要翻译： 提供了CMOS晶体管，具有晶体管的半导体器件和具有该器件的半导体模块。 CMOS晶体管可以包括分别设置在半导体衬底的第一和第二区域中的第一和第二互连结构。 半导体衬底的第一和第二区域可以具有不同的导电类型。 第一和第二互连结构可以设置在半导体衬底上。 第一互连结构可以具有与第二互连结构不同的堆叠结构。 CMOS晶体管可以设置在半导体器件中。 半导体器件可以设置在半导体模块中。

公开(公告)号：US20120122309A1

公开(公告)日：2012-05-17

申请号：US13241871

申请日：2011-09-23

申请人： Hong-Bae PARK ,  Sang-Jin Hyun ,  Hu-Yong Lee ,  Hoon-Joo Na ,  Jeong-Hee Han ,  Hye-Lan Lee ,  Hyung-Seok Hong

发明人： Hong-Bae PARK ,  Sang-Jin Hyun ,  Hu-Yong Lee ,  Hoon-Joo Na ,  Jeong-Hee Han ,  Hye-Lan Lee ,  Hyung-Seok Hong

IPC分类号： H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/495 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device may include: preparing a substrate in which first and second regions are defined; forming an interlayer insulating film, which includes first and second trenches, on the substrate; forming a work function control film, which contains Al and N, along a top surface of the interlayer insulating film, side and bottom surfaces of the first trench, and side and bottom surfaces of the second trench; forming a mask pattern on the work function control film formed in the second region; injecting a work function control material into the work function control film formed in the first region to control a work function of the work function control film formed in the first region; removing the mask pattern; and forming a first metal gate electrode to fill the first trench and forming a second metal gate electrode to fill the second trench.

摘要翻译： 制造半导体器件的方法可以包括：制备其中限定了第一和第二区域的衬底; 在衬底上形成包括第一和第二沟槽的层间绝缘膜; 沿着层间绝缘膜的上表面，第一沟槽的侧表面和底表面以及第二沟槽的侧表面和底表面形成包含Al和N的功函数控制膜; 在形成在第二区域中的功函数控制膜上形成掩模图案; 将工作功能控制材料注入到形成在第一区域中的功函数控制膜中，以控制形成在第一区域中的功函数控制膜的功函数; 去除掩模图案; 以及形成第一金属栅电极以填充所述第一沟槽并形成第二金属栅电极以填充所述第二沟槽。