公开(公告)号：US20040166624A1

公开(公告)日：2004-08-26

申请号：US10248819

申请日：2003-02-21

申请人： International Business Machines Corporation

发明人： Omer H. Dokumaci ,  Dureseti Chidambarrao ,  Suryanarayan G. Hegde

IPC分类号： H01L021/8238

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823814

摘要： The speed of CMOS circuits is improved by imposing a longitudinal tensile stress on the NFETs and a longitudinal compressive stress on the PFETs, by implanting in the sources and drains of the NFETs ions from the eighth column of the periodic table and hydrogen and implanting in the sources and drains of the PFETs ions from the fourth and sixth columns of the periodic table.

摘要翻译： CMOS电路的速度通过在NFET上施加纵向拉伸应力和PFET上的纵向压缩应力，通过将元素周期表第八列中的NFET离子的源和漏极注入氢中并将其植入到 来自周期表第四和第六列的PFET离子的源极和漏极。

公开(公告)号：US20020197836A1

公开(公告)日：2002-12-26

申请号：US09878556

申请日：2001-06-11

申请人： International Business Machines Corporation

发明人： S. Sundar Kumar Iyer ,  Suryanarayan G. Hegde ,  Erin Catherine Jones ,  Harald F. Okorn-Schmidt

IPC分类号： H01L021/3205 ,  H01L021/336 ,  H01L021/4763

CPC分类号： H01L21/823481 ,  H01L21/823462

摘要： A method for forming variable oxide thicknesses across semiconductor chips comprises providing a silicon semiconductor substrate having pre-selected areas open to silicon surface using a photoresist layer; immersing the silicon semiconductor substrate in an HF type electrolytic bath to produce a porous silicon area; and removing the photoresist layer and oxidizing the silicon semiconductor substrate to produce a plurality of thicknesses of gate oxide on the silicon semiconductor substrate.

摘要翻译： 用于在半导体芯片上形成可变氧化物厚度的方法包括：提供具有使用光致抗蚀剂层对硅表面开放的预选区域的硅半导体衬底; 将硅半导体衬底浸入HF型电解槽中以产生多孔硅区; 去除光致抗蚀剂层并氧化硅半导体衬底，以在硅半导体衬底上产生多个栅极氧化物的厚度。

公开(公告)号：US20040051162A1

公开(公告)日：2004-03-18

申请号：US10243540

申请日：2002-09-13

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION ,  Infineon Technologies North America Corp.

发明人： Dureseti Chidambarrao ,  Ulrich Frey ,  Suryanarayan G. Hegde ,  William Robert Tonti

IPC分类号： H01L029/00

CPC分类号： H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

摘要： As disclosed herein, a structure and method is provided for forming an integrated circuit including a reduced programming voltage antifuse on a semiconductor substrate. The method includes doping a portion of a semiconductor substrate with nitrogen and a charge carrier dopant source, and forming a thin dielectric over the doped portion of the semiconductor substrate, wherein the thin dielectric is subject to breakdown upon application of a breakdown voltage. The method further includes forming a first conductor separated from the semiconductor substrate by the thin dielectric, and forming a second conductor conductively coupled to the doped portion of the semiconductor substrate.

摘要翻译： 如本文所公开的，提供了一种用于在半导体衬底上形成包括减少的编程电压反熔丝的集成电路的结构和方法。 该方法包括用氮和电荷载体掺杂剂源掺杂半导体衬底的一部分，以及在半导体衬底的掺杂部分上形成薄的电介质，其中薄的电介质在施加击穿电压时被击穿。 该方法还包括通过薄电介质形成与半导体衬底分离的第一导体，以及形成与半导体衬底的掺杂部分导电耦合的第二导体。

公开(公告)号：US20040082197A1

公开(公告)日：2004-04-29

申请号：US10284508

申请日：2002-10-29

申请人： International Business Machines Corporation ,  Infineon Technologies North America Corp.

发明人： Oleg Gluschenkov ,  Suryanarayan G. Hegde ,  Helmut H. Tews

IPC分类号： H01L021/31

CPC分类号： H01L21/02332 ,  H01L21/02247 ,  H01L21/3141 ,  H01L21/3144 ,  H01L21/32105

摘要： Forming a vertical MOS transistor or making another three-dimensional integrated circuit structure in a silicon wafer exposes planes having at least two different crystallographic orientations. Growing oxide on different crystal planes is inherently at different growth rates because the inter-atomic spacing is different in the different planes. Heating the silicon in a nitrogen-containing ambient to form a thin layer of nitride and then growing the oxide through the thin nitrided layer reduces the difference in oxide thickness to less than 1%.

摘要翻译： 形成垂直MOS晶体管或在硅晶片中制造另一三维集成电路结构暴露具有至少两个不同晶体取向的平面。 不同晶面上生长的氧化物固有地在不同的生长速率下，因为不同平面中原子间的间距是不同的。 在含氮环境中加热硅以形成氮化物薄层，然后通过薄氮化层生长氧化物，将氧化物厚度的差异减小到小于1％。

公开(公告)号：US20020160593A1

公开(公告)日：2002-10-31

申请号：US09844977

申请日：2001-04-27

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION

发明人： Omer Dokumaci ,  Oleg Gluschenkov ,  Suryanarayan G. Hegde ,  Richard Kaplan ,  Mukesh Khare

IPC分类号： H01L021/3205 ,  H01L021/425

CPC分类号： H01L21/28176 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/28247 ,  H01L29/42368 ,  H01L29/4941

摘要： A method of enhancing the rate of transistor gate corner oxidation, without significantly increasing the thermal budget of the overall processing scheme is provided. Specifically, the method of the present invention includes implanting ions into gate corners of a Si-containing transistor, and exposing the transistor including implanted transistor gate corners to an oxidizing ambient. The ions employed in the implant step include Si; non-retarding oxidation ions such as O, Ge, As, B, P, In, Sb, Ga, F, Cl, He, Ar, Kr, and Xe; and mixtures thereof.

摘要翻译： 提供了一种提高晶体管栅极角氧化速率的方法，而不显着增加整体处理方案的热预算。 具体地，本发明的方法包括将离子注入到含Si晶体管的栅极角中，并将包括注入的晶体管栅极角的晶体管暴露于氧化环境。 在植入步骤中使用的离子包括Si; 不滞留氧化离子如O，Ge，As，B，P，In，Sb，Ga，F，Cl，He，Ar，Kr和Xe; 及其混合物。