公开(公告)号：US20160301891A1

公开(公告)日：2016-10-13

申请号：US15087043

申请日：2016-03-31

申请人： Jae Hong KIM ,  Seung Hyun LIM ,  Han Kook CHO ,  Dong Hun LEE ,  Seog Heon HAM

发明人： Jae Hong KIM ,  Seung Hyun LIM ,  Han Kook CHO ,  Dong Hun LEE ,  Seog Heon HAM

IPC分类号： H04N5/3745 ,  H04N5/374

CPC分类号： H04N5/37455 ,  H04N5/3658 ,  H04N5/374 ,  H04N5/378

摘要： An image sensor and an image processing system including the same are provided. The image sensor includes a pixel array including a plurality of pixels each connected to one of first through m-th column lines to output a pixel signal, where “m” is an integer of at least 2; analog-to-digital converters each configured to receive the pixel signal corresponding to one of the first through m-th column lines, to compare the pixel signal with a ramp signal, and to convert the pixel signal to a digital pixel signal; and a blocking circuit connected to an input terminal of at least one of the analog-to-digital converters to block an influence of an operation of others among the analog-to-digital converters.

摘要翻译： 提供了一种图像传感器和包括该图像传感器的图像处理系统。 图像传感器包括像素阵列，其包括多个像素，每个像素连接到第一至第m列之一，以输出像素信号，其中“m”为至少2的整数; 模拟 - 数字转换器，每个被配置为接收对应于第一至第m列列之一的像素信号，以将像素信号与斜坡信号进行比较，并将像素信号转换为数字像素信号; 以及阻塞电路，其连接到所述模数转换器中的至少一个的输入端子，以阻止所述模数转换器中的其他操作的影响。

公开(公告)号：US20170040337A1

公开(公告)日：2017-02-09

申请号：US14987835

申请日：2016-01-05

申请人： Jong Won KIM ,  Seung Hyun LIM ,  Chang Seok KANG ,  Young Woo PARK ,  Dae Hoon BAE ,  Dong Seog EUN ,  Woo Sung LEE ,  Jae Duk LEE ,  Jae Woo LIM ,  HanMei CHOI

发明人： Jong Won KIM ,  Seung Hyun LIM ,  Chang Seok KANG ,  Young Woo PARK ,  Dae Hoon BAE ,  Dong Seog EUN ,  Woo Sung LEE ,  Jae Duk LEE ,  Jae Woo LIM ,  HanMei CHOI

IPC分类号： H01L27/115

CPC分类号： H01L27/11565 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L28/00 ,  H01L29/04

摘要： A memory device includes a plurality of channel regions that each extend in a direction perpendicular to an upper surface of a substrate, a plurality of gate electrode layers and a plurality of insulating layers stacked on the substrate adjacent the channel regions, each of the gate electrodes extending different lengths, and a plurality of dummy channel regions adjacent first ends of the plurality of gate electrode layers, wherein the substrate includes a substrate insulating layer formed below the plurality of dummy channel regions.

摘要翻译： 存储器件包括多个通道区域，每个沟道区域在垂直于衬底的上表面的方向上延伸，多个栅极电极层和堆叠在衬底上的与沟道区相邻的多个绝缘层，每个栅电极 延伸不同长度，以及与多个栅电极层的第一端相邻的多个虚设通道区域，其中所述衬底包括形成在所述多个虚拟通道区域下方的衬底绝缘层。