公开(公告)号：US20060197692A1

公开(公告)日：2006-09-07

申请号：US11306638

申请日：2006-01-05

申请人： Jin-Sheng Gong ,  Yu-Pin Kuo ,  Yu-Pin Chou ,  Hung-Jen Chu

发明人： Jin-Sheng Gong ,  Yu-Pin Kuo ,  Yu-Pin Chou ,  Hung-Jen Chu

IPC分类号： H03M1/12

CPC分类号： H03M1/1245

摘要： A method of adjusting a sampling condition to generate a sampling clock in an analog to digital converter includes performing an analog to digital conversion on an analog input signal to thereby produce a digital sampled signal having a plurality of samples; calculating a difference value between two adjacent samples in the digital sampled signal; comparing the difference value with a threshold; adding the difference value into a sum of differences value if the difference value is greater than the threshold; and generating the sampling clock for the analog to digital converter according to the sum of differences value.

摘要翻译： 一种调整采样条件以在模数转换器中产生采样时钟的方法包括对模拟输入信号执行模数转换，从而产生具有多个采样的数字采样信号; 计算数字采样信号中两个相邻采样之间的差值; 将差值与阈值进行比较; 如果所述差值大于所述阈值，则将所述差值加到差值的和中; 并根据差值的和生成模数转换器的采样时钟。

公开(公告)号：US07218261B2

公开(公告)日：2007-05-15

申请号：US11306638

申请日：2006-01-05

申请人： Jin-Sheng Gong ,  Yu-Pin Kuo ,  Yu-Pin Chou ,  Hung-Jen Chu

发明人： Jin-Sheng Gong ,  Yu-Pin Kuo ,  Yu-Pin Chou ,  Hung-Jen Chu

IPC分类号： H03M1/00

CPC分类号： H03M1/1245

摘要： A method of adjusting a sampling condition to generate a sampling clock in an analog to digital converter includes performing an analog to digital conversion on an analog input signal to thereby produce a digital sampled signal having a plurality of samples; calculating a difference value between two adjacent samples in the digital sampled signal; comparing the difference value with a threshold; adding the difference value into a sum of differences value if the difference value is greater than the threshold; and generating the sampling clock for the analog to digital converter according to the sum of differences value.

摘要翻译： 一种调整采样条件以在模数转换器中产生采样时钟的方法包括对模拟输入信号执行模数转换，从而产生具有多个采样的数字采样信号; 计算数字采样信号中两个相邻采样之间的差值; 将差值与阈值进行比较; 如果所述差值大于所述阈值，则将所述差值加到差值的和中; 并根据差值的和生成模数转换器的采样时钟。

公开(公告)号：US20080062185A1

公开(公告)日：2008-03-13

申请号：US11531281

申请日：2006-09-13

申请人： Jin-Sheng Gong ,  Yu-Pin Chou ,  Hsu-Jung Tung

发明人： Jin-Sheng Gong ,  Yu-Pin Chou ,  Hsu-Jung Tung

IPC分类号： G09G5/36

CPC分类号： G09G5/37 ,  G06F3/14 ,  G09G5/12 ,  G09G2340/0435 ,  G09G2340/10

摘要： A frame synchronization method includes: temporarily storing input data of at least one source frame in a frame buffer according to an input time sequence; generating an output time sequence according to the input time sequence and a delay time; generating output data of a destination frame according to the input data of the source frame; and outputting the output data of the destination frame according to an output time sequence; wherein an average frame rate of the source frame is substantially the same as that of the destination frame.

摘要翻译： 帧同步方法包括：根据输入的时间序列临时存储帧缓冲器中的至少一个源帧的输入数据; 根据输入时间序列和延迟时间生成输出时间序列; 根据源帧的输入数据生成目的地帧的输出数据; 并根据输出时间序列输出目的地帧的输出数据; 其中所述源帧的平均帧速率与所述目的地帧的平均帧速率基本相同。

公开(公告)号：US07280091B2

公开(公告)日：2007-10-09

申请号：US11279251

申请日：2006-04-11

申请人： Chi-Feng Wang ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Jin-Sheng Gong

发明人： Chi-Feng Wang ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Jin-Sheng Gong

IPC分类号： G09G3/36 ,  H03M1/06

CPC分类号： G09G5/04 ,  G09G3/2092

摘要： An analog front-end (AFE) circuit of a digital display is disclosed including: a first circuit to intermittently invert a working clock to generate a control signal and to generate a sampling signal, wherein the sampling signal is corresponding to the working clock; a first analog-to-digital converter (ADC) coupled to the first circuit for converting an analog video signal into a first digital video signal according to the sampling signal; a second analog-to-digital converter coupled to the first circuit for converting the analog video signal into a second digital video signal according to the sampling signal; and a first multiplexer for selectively outputting the first digital video signal or the second digital video signal according to the control signal.

摘要翻译： 公开了一种数字显示器的模拟前端（AFE）电路，包括：第一电路，间歇地反转工作时钟以产生控制信号并产生采样信号，其中采样信号对应于工作时钟; 耦合到第一电路的第一模数转换器（ADC），用于根据采样信号将模拟视频信号转换成第一数字视频信号; 耦合到第一电路的第二模数转换器，用于根据采样信号将模拟视频信号转换成第二数字视频信号; 以及第一多路复用器，用于根据控制信号选择性地输出第一数字视频信号或第二数字视频信号。

公开(公告)号：US08159609B2

公开(公告)日：2012-04-17

申请号：US11685217

申请日：2007-03-13

申请人： Jin-Sheng Gong ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Yueh-Hsing Huang

发明人： Jin-Sheng Gong ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Yueh-Hsing Huang

IPC分类号： H04N7/00

CPC分类号： H04N5/08 ,  H04N5/185

摘要： The invention relates to an image processing chip and related method. The image processing chip includes a pin for receiving a composite signal; a synchronization signal detecting circuit, coupled to the pin, for extracting a synchronization signal from the composite signal; a clamping circuit, coupled to the pin, for adjusting a voltage level of the composite signal according to the synchronization signal; and an analog to digital converter, coupled to the pin, for generating a video signal by sampling the composite signal.

摘要翻译： 本发明涉及图像处理芯片及相关方法。 图像处理芯片包括用于接收复合信号的引脚; 耦合到所述引脚的用于从所述复合信号中提取同步信号的同步信号检测电路; 耦合到所述引脚的钳位电路，用于根据所述同步信号调整所述复合信号的电压电平; 以及耦合到所述引脚的模数转换器，用于通过对所述复合信号进行采样来产生视频信号。

公开(公告)号：US07830450B2

公开(公告)日：2010-11-09

申请号：US11531281

申请日：2006-09-13

申请人： Jin-Sheng Gong ,  Yu-Pin Chou ,  Hsu-Jung Tung

发明人： Jin-Sheng Gong ,  Yu-Pin Chou ,  Hsu-Jung Tung

IPC分类号： H04N7/01

CPC分类号： G09G5/37 ,  G06F3/14 ,  G09G5/12 ,  G09G2340/0435 ,  G09G2340/10

摘要： A frame synchronization method includes: temporarily storing input data of at least one source frame in a frame buffer according to an input time sequence; generating an output time sequence according to the input time sequence and a delay time; generating output data of a destination frame according to the input data of the source frame; and outputting the output data of the destination frame according to an output time sequence; wherein an average frame rate of the source frame is substantially the same as that of the destination frame.

摘要翻译： 帧同步方法包括：根据输入的时间序列临时存储帧缓冲器中的至少一个源帧的输入数据; 根据输入时间序列和延迟时间生成输出时间序列; 根据源帧的输入数据生成目的地帧的输出数据; 并根据输出时间序列输出目的地帧的输出数据; 其中所述源帧的平均帧速率与所述目的地帧的平均帧速率基本相同。

公开(公告)号：US20070211173A1

公开(公告)日：2007-09-13

申请号：US11685217

申请日：2007-03-13

申请人： Jin-Sheng Gong ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Yueh-Hsing Huang

发明人： Jin-Sheng Gong ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Yueh-Hsing Huang

IPC分类号： H03M1/12 ,  H04N5/16

CPC分类号： H04N5/08 ,  H04N5/185

摘要： The invention relates to an image processing chip and related method. The image processing chip includes a pin for receiving a composite signal; a synchronization signal detecting circuit, coupled to the pin, for extracting a synchronization signal from the composite signal; a clamping circuit, coupled to the pin, for adjusting a voltage level of the composite signal according to the synchronization signal; and an analog to digital converter, coupled to the pin, for generating a video signal by sampling the composite signal.

摘要翻译： 本发明涉及图像处理芯片及相关方法。 图像处理芯片包括用于接收复合信号的引脚; 耦合到所述引脚的用于从所述复合信号中提取同步信号的同步信号检测电路; 耦合到所述引脚的钳位电路，用于根据所述同步信号调整所述复合信号的电压电平; 以及耦合到所述引脚的模数转换器，用于通过对所述复合信号进行采样来产生视频信号。

公开(公告)号：US20060164551A1

公开(公告)日：2006-07-27

申请号：US11279251

申请日：2006-04-11

申请人： Chi-Feng Wang ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Jin-Sheng Gong

发明人： Chi-Feng Wang ,  Jui-Yuan Tsai ,  Yu-Pin Chou ,  Jin-Sheng Gong

IPC分类号： H03M1/12 ,  H04N5/14 ,  H04N5/05 ,  H04N9/455 ,  H04N9/64 ,  H04N5/45 ,  H04N9/44

CPC分类号： G09G5/04 ,  G09G3/2092

摘要： An analog front-end (AFE) circuit of a digital display is disclosed including: a first circuit to intermittently invert a working clock to generate a control signal and to generate a sampling signal, wherein the sampling signal is corresponding to the working clock; a first analog-to-digital converter (ADC) coupled to the first circuit for converting an analog video signal into a first digital video signal according to the sampling signal; a second analog-to-digital converter coupled to the first circuit for converting the analog video signal into a second digital video signal according to the sampling signal; and a first multiplexer for selectively outputting the first digital video signal or the second digital video signal according to the control signal.

摘要翻译： 公开了一种数字显示器的模拟前端（AFE）电路，包括：第一电路，间歇地反转工作时钟以产生控制信号并产生采样信号，其中采样信号对应于工作时钟; 耦合到第一电路的第一模数转换器（ADC），用于根据采样信号将模拟视频信号转换成第一数字视频信号; 耦合到第一电路的第二模数转换器，用于根据采样信号将模拟视频信号转换成第二数字视频信号; 以及第一多路复用器，用于根据控制信号选择性地输出第一数字视频信号或第二数字视频信号。

公开(公告)号：US07372298B2

公开(公告)日：2008-05-13

申请号：US11277361

申请日：2006-03-24

申请人： Hung-Jen Chu ,  Chao-Hsin Lu ,  Shiu-Rong Tong ,  Yu-Pin Chou

发明人： Hung-Jen Chu ,  Chao-Hsin Lu ,  Shiu-Rong Tong ,  Yu-Pin Chou

IPC分类号： H03K19/173 ,  H03K19/00

CPC分类号： G06F1/22 ,  H03K19/1732

摘要： A chip with an adjustable pinout function is disclosed. The chip includes a first pinout, a second pinout, a logic circuit, and a selecting circuit. The logic circuit includes a first port and a second port. The selecting circuit, which is coupled to the logic circuit, the first pinout, and the second pinout, controls the first pinout to be coupled to the first port or the second port, and controls the second pinout to be coupled to the first port or the second port.

摘要翻译： 公开了一种具有可调节引脚排列功能的芯片。 芯片包括第一引脚，第二引脚，逻辑电路和选择电路。 逻辑电路包括第一端口和第二端口。 耦合到逻辑电路，第一引脚排列和第二引脚分布的选择电路控制第一引脚被耦合到第一端口或第二端口，并且控制第二引脚分布以耦合到第一端口或 第二个港口。

公开(公告)号：US07382163B2

公开(公告)日：2008-06-03

申请号：US10820473

申请日：2004-04-07

申请人： Yu-Pin Kuo ,  Yu-Pin Chou ,  Shu-Rong Tong

发明人： Yu-Pin Kuo ,  Yu-Pin Chou ,  Shu-Rong Tong

IPC分类号： G01R25/00

CPC分类号： H03D13/004

摘要： A phase frequency detector includes a phase error detector outputting a phase error signal according to a first input signal and a second input signal; a phase error judgment unit outputting a phase error judgment signal according to the first input signal and the second input signal; and a reset unit outputting a first reset signal to reset the phase error detector, and outputting a second reset signal to reset the phase error judgment unit, according to the phase error judgment signal.

摘要翻译： 相位频率检测器包括：相位误差检测器，输出根据第一输入信号和第二输入信号的相位误差信号; 相位误差判断单元，根据第一输入信号和第二输入信号输出相位误差判定信号; 以及复位单元，输出第一复位信号以复位相位误差检测器，并且根据相位误差判断信号输出第二复位信号以复位相位误差判断单元。