公开(公告)号：US20080213567A1

公开(公告)日：2008-09-04

申请号：US11951119

申请日：2007-12-05

申请人： Jonghyurk PARK ,  Eunkyoung KIM ,  Seungeon MOON ,  Hong-Yeol LEE ,  Kang-Ho PARK ,  Jong Dae KIM ,  Gyu-Tae KIM ,  Kang-Ho LEE ,  Seong-Min LEE

发明人： Jonghyurk PARK ,  Eunkyoung KIM ,  Seungeon MOON ,  Hong-Yeol LEE ,  Kang-Ho PARK ,  Jong Dae KIM ,  Gyu-Tae KIM ,  Kang-Ho LEE ,  Seong-Min LEE

IPC分类号： B32B5/16 ,  B05D1/12

CPC分类号： B41J2/14314 ,  F03G7/005 ,  Y10T428/25

摘要： Provided is a hetero-junction membrane including: a first layer comprising first nanoparticles of a first conductive type; and a second layer comprising second nanoparticles of a second conductive type, wherein the first layer and the second layer are joined to each other. The hetero-junction membrane has advantages in that actuating efficiency is much higher, the direction of actuating can be predicted and the manufacturing processes are simple compared to conventional bucky paper formed of a single layer.

摘要翻译： 提供了一种异质结膜，包括：第一层，包括第一导电类型的第一纳米颗粒; 以及包括第二导电类型的第二纳米颗粒的第二层，其中所述第一层和所述第二层彼此连接。 异相结合膜的优点在于，与由单层形成的传统的凹版纸相比，致动效率高得多，可以预测致动的方向，并且制造工艺简单。

公开(公告)号：US20130141318A1

公开(公告)日：2013-06-06

申请号：US13485243

申请日：2012-05-31

申请人： Beom-Jun KIM ,  Myung-Koo HUR ,  Bong-Jun LEE ,  Yeon-Kyu MOON ,  Myung-Sub LEE ,  Gyu-Tae KIM

发明人： Beom-Jun KIM ,  Myung-Koo HUR ,  Bong-Jun LEE ,  Yeon-Kyu MOON ,  Myung-Sub LEE ,  Gyu-Tae KIM

IPC分类号： G09G3/36 ,  H03K17/693

CPC分类号： G09G3/3688 ,  G09G3/36 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0251 ,  G09G2310/0291 ,  G09G2310/08 ,  G11C19/28 ,  H03K17/693

摘要： A gate driving circuit is provided which includes a plurality of stages cascade-connected with each other and outputting a plurality of gate signals. An n-th (n is a natural number) stage includes a gate output part, a first node control part and a carry part. The gate output part includes a first transistor. The first transistor outputs a high voltage of a clock signal to a high voltage of an n-th gate signal in response to a high voltage of a control node. The first node control part is connected to the control node to control a signal of the control node and includes at least one transistor having a channel longer than the channel length of the first transistor. The carry part outputs the high voltage of the clock signal to an n-th carry signal in response to the signal of the control node.

摘要翻译： 提供一种栅极驱动电路，其包括彼此级联的多个级并输出多个栅极信号。 第n（n是自然数）级包括门输出部分，第一节点控制部分和进位部分。 栅极输出部分包括第一晶体管。 第一晶体管响应于控制节点的高电压而将时钟信号的高电压输出到第n栅极信号的高电压。 第一节点控制部分连接到控制节点以控制控制节点的信号，并且包括至少一个具有比第一晶体管的沟道长度更长的沟道的晶体管。 进位部分响应于控制节点的信号将时钟信号的高电压输出到第n进位信号。

公开(公告)号：US20120098144A1

公开(公告)日：2012-04-26

申请号：US13280824

申请日：2011-10-25

申请人： Gyu-Tae KIM ,  So-Jeong PARK ,  Dae-Young JEON ,  Yun-Jeong KIM

发明人： Gyu-Tae KIM ,  So-Jeong PARK ,  Dae-Young JEON ,  Yun-Jeong KIM

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L23/4824 ,  B81C1/00166 ,  H01L24/06 ,  H01L2924/00013 ,  H01L2924/01322 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

摘要： Provided is a vertical electrode structure using a trench and a method of manufacturing the vertical electrode structure. The method of forming a vertical electrode structure using a trench includes steps of: forming the trench on a predetermined region of a semiconductor substrate; and forming electrode layers in predetermined regions of inner and outer portions of the trench. In this manner, the electrode deposition in the vertical direction is established by using the trench, so that it is possible to form a deposited electrode having a size of several hundred nm or less by a short processing time and a low processing cost.

摘要翻译： 提供了使用沟槽的垂直电极结构和制造垂直电极结构的方法。 使用沟槽形成垂直电极结构的方法包括以下步骤：在半导体衬底的预定区域上形成沟槽; 以及在所述沟槽的内部和外部部分的预定区域中形成电极层。 以这种方式，通过使用沟槽来建立在垂直方向上的电极沉积，使得可以通过短的处理时间和低的处理成本形成尺寸为几百纳米或更小的沉积电极。

公开(公告)号：US20080297677A1

公开(公告)日：2008-12-04

申请号：US12129198

申请日：2008-05-29

申请人： Shin-Tack KANG ,  Hong-Woo LEE ,  Hyeon-Hwan KIM ,  Gyu-Tae KIM

发明人： Shin-Tack KANG ,  Hong-Woo LEE ,  Hyeon-Hwan KIM ,  Gyu-Tae KIM

IPC分类号： G02F1/136 ,  H01L21/84

CPC分类号： H01L27/124 ,  G02F1/1362 ,  G02F1/136227 ,  G02F1/1368 ,  G02F2001/136222 ,  H01L29/4908

摘要： A display substrate that has increased aperture ratio is presented. The display substrate includes a base substrate, a first metal pattern formed on the base substrate and a gate wiring and a gate electrode. A first insulating layer is formed on the base substrate covering the first metal pattern. A second metal pattern is formed on the first insulating layer including a data wiring crossing the gate wiring, a source electrode connected to the data wiring and a drain electrode separated from the source electrode. A second insulating layer is formed on the base substrate covering the second metal pattern. A transparent electrode is formed on the second insulating layer. An organic layer is formed on the transparent electrode, and a pixel electrode is formed on the organic layer being insulated with the transparent electrode, and contacted to the drain electrode. The organic layer may comprise red, green and blue color filters.

摘要翻译： 提出了一种具有增加孔径比的显示基板。 显示基板包括基底基板，形成在基底基板上的第一金属图案以及栅极布线和栅极电极。 在覆盖第一金属图案的基底基板上形成第一绝缘层。 在第一绝缘层上形成第二金属图案，该第一绝缘层包括与栅极布线交叉的数据布线，连接到数据布线的源电极和与源电极分离的漏电极。 在覆盖第二金属图案的基底基板上形成第二绝缘层。 在第二绝缘层上形成透明电极。 在透明电极上形成有机层，在与透明电极绝缘的有机层上形成像素电极，并与漏电极接触。 有机层可以包括红色，绿色和蓝色滤色器。