公开(公告)号：US06628216B2

公开(公告)日：2003-09-30

申请号：US10207340

申请日：2002-07-29

申请人： Hsin-Shu Chen ,  Kantilal Bacrania ,  Eric C. Sung ,  J. Mikko Hakkarainen ,  Bang-Sup Song ,  Brian L. Allen ,  Mario Sanchez

发明人： Hsin-Shu Chen ,  Kantilal Bacrania ,  Eric C. Sung ,  J. Mikko Hakkarainen ,  Bang-Sup Song ,  Brian L. Allen ,  Mario Sanchez

IPC分类号： H03M110

CPC分类号： H03M1/165 ,  H03M1/365

摘要： A calibration system and method for a resistor ladder that employs relative measurement and adjustment between pairs of resistors. The system includes a resistor tree of complementary pairs of programmable resistors coupled to the resistor ladder, a measurement circuit that measures voltage differences between complementary pairs of programmable resistors, and control logic. The control logic controls the measurement circuit to measure a voltage difference between each complementary pair of programmable resistors and adjusts the relative resistance of each complementary pair of programmable resistors to equalize voltage. The measurement is facilitated by a sigma-delta ADC that converts a measured voltage difference into a bit stream. The programmable resistors are implemented with binary weighted resistors that are digitally adjusted one LSB at a time. Lower and upper adjustment thresholds may be employed to avoid unnecessary over-adjustments while maintaining a requisite level of accuracy.

摘要翻译： 一种用于电阻梯的校准系统和方法，其采用电阻对之间的相对测量和调整。 该系统包括耦合到电阻梯的互补对可编程电阻器的电阻树，测量电路，其测量互补对可编程电阻器和控制逻辑之间的电压差。 控制逻辑控制测量电路来测量每对互补的可编程电阻之间的电压差，并调整每对互补可编程电阻对的相对电阻以均衡电压。 通过将测量的电压差转换为比特流的Σ-ΔADC便于测量。 可编程电阻通过二进制加权电阻实现，每次一个LSB​​数字调节。 可以采用较低和较高的调整阈值，以避免不必要的过度调整，同时保持必要的精度水平。

公开(公告)号：US06570523B1

公开(公告)日：2003-05-27

申请号：US10097677

申请日：2002-03-13

申请人： Kantilal Bacrania ,  Hsin-Shu Chen ,  Eric C. Sung ,  Bang-Sup Song ,  J. Mikko Hakkarainen ,  Brian L. Allen ,  Mario Sanchez

发明人： Kantilal Bacrania ,  Hsin-Shu Chen ,  Eric C. Sung ,  Bang-Sup Song ,  J. Mikko Hakkarainen ,  Brian L. Allen ,  Mario Sanchez

IPC分类号： H03M112

CPC分类号： H03M1/165 ,  H03M1/365

摘要： A multistage ADC that subranges and interpolates, and that amplifies selected subranges to convert an analog signal to a stream of digital values. The ADC samples the analog signal and provides a stream of sample signals. A first stage flash converts each sample signal into a first multiple bit value and subranges a reference ladder according to the first multiple bit value into selected reference signals. Each additional secondary stage amplifies a selected subrange of signals from a prior stage, flash converts the amplified residual signals to provide an additional multiple bit value, interpolates each set of amplified residual signals and subranges the interpolated signals according to the corresponding multiple bit value. A final stage amplifies and flash converts to determine a final multiple bit value. An error corrector combines each set of multiple bit values into a digital value.

摘要翻译： 一种多级ADC，用于对所选择的子范围进行放大和内插，以将模拟信号转换为数字值流。 ADC对模拟信号进行采样，并提供一个采样信号流。 第一级闪存将每个采样信号转换为第一多位值，并将根据第一多位值的参考梯形图子化为选定的参考信号。 每个附加的次级放大来自前一级的所选择的子信号，闪存转换放大的残留信号以提供附加的多位值，内插每组放大的残留信号，并根据相应的多位值对内插信号进行子范围调整。 最后一级放大并进行闪存转换，以确定最终的多位值。 误差校正器将每组多个位值组合成一个数字值。

公开(公告)号：US06714886B2

公开(公告)日：2004-03-30

申请号：US10207470

申请日：2002-07-29

申请人： Eric C. Sung ,  Kantilal Bacrania ,  Hsin-Shu Chen ,  J. Mikko Hakkarainen ,  Bang-Sup Song ,  Brian L. Allen ,  Mario Sanchez

发明人： Eric C. Sung ,  Kantilal Bacrania ,  Hsin-Shu Chen ,  J. Mikko Hakkarainen ,  Bang-Sup Song ,  Brian L. Allen ,  Mario Sanchez

IPC分类号： H03M112

CPC分类号： H03M1/165 ,  H03M1/365

摘要： A compensation system for calibrating an amplifier having a compensation input including a sigma delta converter, a counter, a memory, adjust logic, a DAC, a pair of compensation capacitors, and a pair of current to voltage (I/V) converters. The converter converts an offset voltage to a bit stream. The counter stores a sum value indicative of the output offset. The memory stores a digital bias value. The adjust logic determines an adjust value based on the sum value and adjusts the stored digital bias value based on the adjust value. The DAC converts the digital bias value to a differential bias current. The compensation capacitors apply a compensation voltage to a compensation input of the amplifier. The I/V converters charge the compensation capacitors using the differential bias current. The adjust logic may use upper and lower thresholds and adjust the digital bias value by one LSB for each compensation cycle.

摘要翻译： 一种用于校准具有包括Σ-Δ转换器，计数器，存储器，调整逻辑，DAC，一对补偿电容器和一对电流 - 电压（I / V）转换器的补偿输入的放大器的补偿系统。 转换器将偏移电压转换为位流。 计数器存储表示输出偏移量的和值。 存储器存储数字偏置值。 调整逻辑基于和值确定调整值，并根据调整值调整存储的数字偏置值。 DAC将数字偏置值转换为差分偏置电流。 补偿电容器将补偿电压施加到放大器的补偿输入。 I / V转换器使用差分偏置电流对补偿电容器充电。 调整逻辑可以使用上限和下限阈值，并且在每个补偿周期内将数字偏置值调整一个LSB​​。

公开(公告)号：US20130112073A1

公开(公告)日：2013-05-09

申请号：US13509898

申请日：2010-11-19

申请人： Nicholas K. Studt ,  Matthew R. Theisen ,  Ronald W. Mangus ,  Charles J. Wheeler ,  Brian L. Allen ,  Christopher J. Pellin

发明人： Nicholas K. Studt ,  Matthew R. Theisen ,  Ronald W. Mangus ,  Charles J. Wheeler ,  Brian L. Allen ,  Christopher J. Pellin

IPC分类号： F04B53/18

CPC分类号： F04B53/18 ,  F04B9/10 ,  F04B53/147

摘要： Enclosure (16) for housing a coupler (18) between a driving rod (20) and a driven rod (22) comprises a first and a second preferably cylindrical pieces (30, 28). Said pieces are sized so that the first piece (30) is able to slide telescopically within the second piece (28) and are threaded to engage each other when in operation the enclosure (16) is in a close position, thereby the enclosure (16) being able to retain lubricant in the inside. For service, after having drained the lubricant from the enclosure (16), the two pieces are loosened by screwing the first piece (30) until the end of the thread is reached, and then the first piece (30) is slideably telescoped into the second piece (28), thereby setting the enclosure (16) in an open position an enabling easy access to the rod coupler (18).

摘要翻译： 用于容纳驱动杆（20）和从动杆（22）之间的联接器（18）的外壳（16）包括第一和第二优选圆柱形件（30,28）。 所述件的尺寸设定成使得第一件（30）能够在第二件（28）内可伸缩地滑动，并且在外壳（16）处于关闭位置时，螺纹接合，从而使外壳（16） ）能够将润滑剂保持在内部。 为了服务，在从外壳（16）排出润滑剂之后，通过拧紧第一件（30）来松开两件，直到到达线的端部，然后第一件（30）可滑动地伸缩到 第二件（28），从而将外壳（16）设置在打开位置，使得能够容易地接近杆联接器（18）。

公开(公告)号：USD651533S1

公开(公告)日：2012-01-03

申请号：US29376025

申请日：2010-09-30

申请人： Daniel J. Chase ,  Thomas R. Fagan, Jr. ,  Paul Michael Jones ,  David M. Muckley ,  Charles J. Wheeler ,  Brian L. Allen

设计人： Daniel J. Chase ,  Thomas R. Fagan, Jr. ,  Paul Michael Jones ,  David M. Muckley ,  Charles J. Wheeler ,  Brian L. Allen

公开(公告)号：US06944217B1

公开(公告)日：2005-09-13

申请号：US09496111

申请日：2000-02-01

申请人： Brian L. Allen

发明人： Brian L. Allen

IPC分类号： H03H17/06 ,  H03K5/159

CPC分类号： H03H17/06

摘要： A non-recursive filter for receiving samples and generating a filtered signal, the filter comprises a plurality of successive partial summation units, each partial summation unit having multiplier for multiplying an undelayed state of each of the samples, and an adder for adding multiplied samples; and a plurality of delay elements each coupled to the adder for receiving added samples and for providing a delayed output of the added samples to a successive partial summation unit.

摘要翻译： 一种用于接收采样并产生滤波信号的非递归滤波器，滤波器包括多个连续部分求和单元，每个部分求和单元具有用于乘以每个样本的未延迟状态的乘法器和用于相加采样的加法器; 以及多个延迟元件，每个延迟元件都耦合到加法器，用于接收附加的采样，并将附加采样的延迟输出提供给连续的部分求和单元。

公开(公告)号：US07282896B2

公开(公告)日：2007-10-16

申请号：US10961950

申请日：2004-10-07

申请人： Zaki Moussaoui ,  Brian L. Allen ,  Larry G. Pearce

发明人： Zaki Moussaoui ,  Brian L. Allen ,  Larry G. Pearce

IPC分类号： G05F1/40

CPC分类号： H02M3/1584

摘要： A current-sharing multiphase sliding-mode switching power supply (24) and method of operation are presented. A bipolar power source (22) is coupled to a switch (30) for each phase (28), each switch (30) is in turn coupled to an inductance (32), and a capacitance (36) is coupled to the inductances (32) and across a load (26). A sliding-surface generator (78) generates a sliding surface (σ). A current-balance control (80) computes a reference current as a summary statistic (IX) of inductive currents (IL) through the inductances (32), calculates an error current (IE) for each phase (28) as a difference between the summary statistic (IX) and the inductive current (IL), and adjusts the sliding surface (σ) for each phase (28) so that all inductive currents (IL) are substantially equal to the summary statistic (IX). A switching circuit (138) switches the switches (30) in response to the sliding surface (σ).

摘要翻译： 提出了一种分流多相滑模开关电源（24）及其运行方法。 双极电源（22）耦合到用于每相（28）的开关（30），每个开关（30）又耦合到电感（32），并且电容（36）耦合到电感（ 32）和穿过负载（26）。 滑动表面发生器（78）产生滑动表面（sigma）。 电流平衡控制（80）通过电感（32）计算参考电流作为电感电流（I SUB）的概要统计量（I SUB>），计算出 作为概要统计量（I SUB）与感应电流（I SUB）之间的差异的每相（28）的误差电流（I SUB） >），并且调整每个相位（28）的滑动面（sigma），使得所有感应电流（I L L L）基本上等于总结统计量（I < ）。 开关电路（138）响应于滑动表面（sigma）而切换开关（30）。

公开(公告)号：US07213196B2

公开(公告)日：2007-05-01

申请号：US10248644

申请日：2003-02-04

申请人： Brian L. Allen ,  Allen P Haar

发明人： Brian L. Allen ,  Allen P Haar

IPC分类号： H03M13/03

CPC分类号： G11B20/10296 ,  G11B20/1403 ,  H03M13/41 ,  H03M13/6343 ,  H03M13/6502

摘要： A data driven clock recovery system comprising a viterbi detector for detecting data and tentatively deciding the closest approximation, and a circuit for retrieving the tentative decision in stages. Preferably, the clock recovery system further comprises a combination series-parallel comparison circuit for selecting one value of a set of values for input to the viterbi and for applying said one value to the viterbi.

摘要翻译： 一种数据驱动时钟恢复系统，包括用于检测数据并暂时决定最近近似的维特比检测器，以及用于分阶段地检索暂定决定的电路。 优选地，时钟恢复系统还包括组合串并联比较电路，用于选择输入到维特比的一组值的一个值，并将所述一个值应用于维特比。