公开(公告)号：US08356130B2

公开(公告)日：2013-01-15

申请号：US12633032

申请日：2009-12-08

申请人： Karin Strauss ,  Jaewoong Chung

发明人： Karin Strauss ,  Jaewoong Chung

IPC分类号： G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes recording a user-level interrupt as undeliverable in a mailbox at least partially based on an interrupt domain identifier and an interrupt recipient identifier included in a user-level interrupt message associated with the user-level interrupt. The recording is at least partially based on an indication that the user-level interrupt is undeliverable to a recipient application thread executing on a processor core of a plurality of processor cores in a multi-core system.

摘要翻译： 一种方法包括至少部分地基于包含在与用户级别中断相关联的用户级中断消息中的中断域标识符和中断接收者标识符，在邮箱中记录无法投递的用户级中断。 该记录至少部分地基于在多核系统中的多个处理器核的处理器核上执行的接收应用程序线程的用户级别中断不可投递的指示。

公开(公告)号：US20110040913A1

公开(公告)日：2011-02-17

申请号：US12633007

申请日：2009-12-08

申请人： Jaewoong Chung ,  Karin Strauss

发明人： Jaewoong Chung ,  Karin Strauss

IPC分类号： G06F13/26 ,  G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes accepting for a first processor core of a plurality of processor cores in a multi-core system, a user-level interrupt indicated by a user-level interrupt message when an interrupt domain of an application thread executing on the first processor core and a recipient identifier of the application thread executing on the first processor core match corresponding fields in the user-level interrupt message.

摘要翻译： 一种方法包括：在多核系统中接受多个处理器核心的第一处理器核心;当在第一处理器核心上执行应用程序线程的中断域时，由用户级中断消息指示的用户级中断;以及 在第一处理器核心上执行的应用线程的接收者标识符匹配用户级中断消息中的相应字段。

公开(公告)号：US20110040915A1

公开(公告)日：2011-02-17

申请号：US12633034

申请日：2009-12-08

申请人： Karin Strauss ,  Jaewoong Chung

发明人： Karin Strauss ,  Jaewoong Chung

IPC分类号： G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes delivering a user-level interrupt message indicative of a user-level interrupt to one or more recipients according to a user-level interrupt delivery configuration selected from a plurality of user-level interrupt delivery configurations. The one or more recipients correspond to one or more application threads executing on one or more processor cores of a plurality of processor cores in a multi-core system. A method includes generating an indicator of a user-level interrupt being undeliverable to one or more intended recipients of a user-level interrupt message according to a failed delivery notification mode configuration. The user-level interrupt may be issued by an application thread executing on a first processor core of a plurality of processor cores in a multi-core system.

摘要翻译： 一种方法包括根据从多个用户级中断传递配置中选择的用户级中断传送配置向一个或多个接收者传递指示用户级中断的用户级中断消息。 一个或多个接收者对应于在多核系统中的多个处理器核的一个或多个处理器核上执行的一个或多个应用线程。 一种方法包括根据失败的递送通知模式配置，生成用户级别中断的指示符，该用户级别中断无法传送给用户级中断消息的一个或多个预期接收者。 用户级中断可以由在多核系统中的多个处理器核的第一处理器核上执行的应用程序线程发出。

公开(公告)号：US20110040914A1

公开(公告)日：2011-02-17

申请号：US12633032

申请日：2009-12-08

申请人： Karin Strauss ,  Jaewoong Chung

发明人： Karin Strauss ,  Jaewoong Chung

IPC分类号： G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes recording a user-level interrupt as undeliverable in a mailbox at least partially based on an interrupt domain identifier and an interrupt recipient identifier included in a user-level interrupt message associated with the user-level interrupt. The recording is at least partially based on an indication that the user-level interrupt is undeliverable to a recipient application thread executing on a processor core of a plurality of processor cores in a multi-core system.

摘要翻译： 一种方法包括至少部分地基于包含在与用户级别中断相关联的用户级中断消息中的中断域标识符和中断接收者标识符，在邮箱中记录无法投递的用户级中断。 该记录至少部分地基于在多核系统中的多个处理器核的处理器核上执行的接收应用程序线程的用户级别中断不可投递的指示。

公开(公告)号：US08285904B2

公开(公告)日：2012-10-09

申请号：US12633034

申请日：2009-12-08

申请人： Karin Strauss ,  Jaewoong Chung

发明人： Karin Strauss ,  Jaewoong Chung

IPC分类号： G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes delivering a user-level interrupt message indicative of a user-level interrupt to one or more recipients according to a user-level interrupt delivery configuration selected from a plurality of user-level interrupt delivery configurations. The one or more recipients correspond to one or more application threads executing on one or more processor cores of a plurality of processor cores in a multi-core system. A method includes generating an indicator of a user-level interrupt being undeliverable to one or more intended recipients of a user-level interrupt message according to a failed delivery notification mode configuration. The user-level interrupt may be issued by an application thread executing on a first processor core of a plurality of processor cores in a multi-core system.

摘要翻译： 一种方法包括根据从多个用户级中断传递配置中选择的用户级中断传送配置向一个或多个接收者传递指示用户级中断的用户级中断消息。 一个或多个接收者对应于在多核系统中的多个处理器核的一个或多个处理器核上执行的一个或多个应用线程。 一种方法包括根据失败的递送通知模式配置，生成用户级别中断的指示符，该用户级别中断无法传送给用户级中断消息的一个或多个预期接收者。 用户级中断可以由在多核系统中的多个处理器核的第一处理器核上执行的应用程序线程发出。

公开(公告)号：US08255603B2

公开(公告)日：2012-08-28

申请号：US12633007

申请日：2009-12-08

申请人： Jaewoong Chung ,  Karin Strauss

发明人： Jaewoong Chung ,  Karin Strauss

IPC分类号： G06F13/24

CPC分类号： G06F13/26 ,  G06F9/4818 ,  G06F13/4022

摘要： A method includes accepting for a first processor core of a plurality of processor cores in a multi-core system, a user-level interrupt indicated by a user-level interrupt message when an interrupt domain of an application thread executing on the first processor core and a recipient identifier of the application thread executing on the first processor core match corresponding fields in the user-level interrupt message.

摘要翻译： 一种方法包括：在多核系统中接受多个处理器核心的第一处理器核心;当在第一处理器核心上执行应用程序线程的中断域时，由用户级中断消息指示的用户级中断;以及 在第一处理器核心上执行的应用线程的接收者标识符匹配用户级中断消息中的相应字段。

公开(公告)号：US09880848B2

公开(公告)日：2018-01-30

申请号：US12814025

申请日：2010-06-11

申请人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin T. Pohlack ,  Luke Yen

发明人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin T. Pohlack ,  Luke Yen

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F9/46

CPC分类号： G06F9/3842 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/467

摘要： A processing core of a plurality of processing cores is configured to execute a speculative region of code as a single atomic memory transaction with respect one or more others of the plurality of processing cores. In response to determining an abort condition for an issued one of the plurality of program instructions and in response to determining that the issued program instruction is not part of a mispredicted execution path, the processing core is configured to abort an attempt to execute the speculative region of code.

公开(公告)号：US09292221B2

公开(公告)日：2016-03-22

申请号：US13995943

申请日：2011-09-29

申请人： Cheng Wang ,  Youfeng Wu ,  Jaewoong Chung

发明人： Cheng Wang ,  Youfeng Wu ,  Jaewoong Chung

IPC分类号： G06F3/06 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F3/065 ,  G06F9/30116 ,  G06F9/30123 ,  G06F9/3863

摘要： Embodiments of the present disclosure describe a processor, which may include copy circuitry coupled to a shadow register file and a control register. The copy circuitry may be configured to copy content from a range of a number of registers to a shadow range of the shadow register file in a forward or backward direction. The forward or backward direction may be based at least in part on a value stored in the control register.

摘要翻译： 本公开的实施例描述了一种处理器，其可以包括耦合到影子寄存器文件和控制寄存器的复制电路。 复制电路可以被配置为将内容从多个寄存器的范围向前或向后复制到影子寄存器文件的阴影范围。 前进或后退方向可以至少部分地基于存储在控制寄存器中的值。

公开(公告)号：US09032156B2

公开(公告)日：2015-05-12

申请号：US13177092

申请日：2011-07-06

申请人： Jaewoong Chung ,  Shekhar Srikantaiah ,  Lisa Hsu

发明人： Jaewoong Chung ,  Shekhar Srikantaiah ,  Lisa Hsu

IPC分类号： G06F12/00 ,  G06F12/12 ,  G06F12/08

CPC分类号： G06F12/084 ,  G06F12/0842 ,  G06F12/123 ,  G06F12/126 ,  G06F2212/1024 ,  G06F2212/152 ,  G06F2212/251 ,  G06F2212/62

摘要： For each access request received at a shared cache of the data processing device, a memory access pattern (MAP) monitor predicts which of the memory banks, and corresponding row buffers, would be accessed by the access request if the requesting thread were the only thread executing at the data processing device. By recording predicted accesses over time for a number of access requests, the MAP monitor develops a pattern of predicted memory accesses by executing threads. The pattern can be employed to assign resources at the shared cache, thereby managing memory more efficiently.

摘要翻译： 对于在数据处理设备的共享高速缓存处接收到的每个访问请求，如果请求的线程是唯一的线程，则存储器访问模式（MAP）监视器预测访问请求将访问哪个存储体和对应的行缓冲器 在数据处理装置执行。 通过针对多个访问请求记录对时间的预测访问，MAP监视器通过执行线程来开发预测的存储器访问的模式。 可以使用该模式来在共享高速缓存上分配资源，从而更有效地管理存储器。

公开(公告)号：US08854387B2

公开(公告)日：2014-10-07

申请号：US12975806

申请日：2010-12-22

申请人： Jaewoong Chung

发明人： Jaewoong Chung

IPC分类号： G09G5/39 ,  G06F13/00 ,  G09G5/00

CPC分类号： G09G5/001 ,  G09G5/39

摘要： A system and method are disclosed for managing memory requests that are coordinated between a system memory controller and a graphics memory controller. Memory requests are pre-scheduled according to the optimization policies of the source memory controller and then sent over the CPU/GPU boundary in a bundle of pre-scheduled requests to the target memory controller. The target memory controller then processes pre-scheduling decisions contained in the pre-schedule requests, and in turn, issues memory requests as a proxy of the source memory controller. As a result, the target memory controller does not need to perform both CPU requests and GPU requests.

摘要翻译： 公开了一种用于管理在系统存储器控制器和图形存储器控制器之间协调的存储器请求的系统和方法。 存储器请求根据源存储器控制器的优化策略进行预先安排，然后通过CPU / GPU边界将一批预先调度的请求发送到目标存储器控制器。 目标存储器控制器然后处理包含在预调度请求中的预调节决定，并且进而发送存储器请求作为源存储器控制器的代理。 因此，目标存储器控制器不需要执行CPU请求和GPU请求。