公开(公告)号：US08652915B2

公开(公告)日：2014-02-18

申请号：US13212380

申请日：2011-08-18

申请人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

发明人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

IPC分类号： H01L21/336

CPC分类号： H01L21/02532 ,  H01L21/0262 ,  H01L21/3083 ,  H01L29/66545 ,  H01L29/66636

摘要： A method of fabricating a semiconductor device can be provided by etching sidewalls of a preliminary trench in a substrate that are between immediately adjacent gate electrode structures, to recess the sidewalls further beneath the gate electrode structures to provide recessed sidewalls. Then, the recessed sidewalls and a bottom of the preliminary trench can be etched using crystallographic anisotropic etching to form a hexagonally shaped trench in the substrate.

摘要翻译： 半导体器件的制造方法可以通过蚀刻位于紧邻的栅电极结构之间的衬底中的预备沟槽的侧壁，从而在栅极电极结构之下进一步凹入侧壁以提供凹入的侧壁。 然后，可以使用晶体各向异性蚀刻来蚀刻预备沟槽的凹陷侧壁和底部，以在衬底中形成六边形形状的沟槽。

公开(公告)号：US20120058616A1

公开(公告)日：2012-03-08

申请号：US13212380

申请日：2011-08-18

申请人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

发明人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L21/28

CPC分类号： H01L21/02532 ,  H01L21/0262 ,  H01L21/3083 ,  H01L29/66545 ,  H01L29/66636

摘要： A method of fabricating a semiconductor device can be provided by etching sidewalls of a preliminary trench in a substrate that are between immediately adjacent gate electrode structures, to recess the sidewalls further beneath the gate electrode structures to provide recessed sidewalls. Then, the recessed sidewalls and a bottom of the preliminary trench can be etched using crystallographic anisotropic etching to form a hexagonally shaped trench in the substrate.

摘要翻译： 半导体器件的制造方法可以通过蚀刻位于紧邻的栅电极结构之间的衬底中的预备沟槽的侧壁，从而在栅极电极结构之下进一步凹入侧壁以提供凹入的侧壁。 然后，可以使用晶体各向异性蚀刻来蚀刻预备沟槽的凹陷侧壁和底部，以在衬底中形成六边形形状的沟槽。

公开(公告)号：US20120091422A1

公开(公告)日：2012-04-19

申请号：US13221242

申请日：2011-08-30

申请人： Sukhun Choi ,  Boun Yoon ,  Kevin Ahn ,  Doo-Sung Yun

发明人： Sukhun Choi ,  Boun Yoon ,  Kevin Ahn ,  Doo-Sung Yun

IPC分类号： H01L45/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06

摘要： According to a method of fabricating the semiconductor memory device, a contact plug can be protected while mold openings are formed. A semiconductor memory device may include a mold dielectric layer on an entire surface of a substrate, the substrate including a first region and a second region. A contact plug may be provided in a contact hole formed through the mold dielectric layer in the first region. A variable resistor may be provided in a mold opening foamed through the mold dielectric layer in the second region. An upper surface of the contact plug may be at a level equal to or lower than an upper surface of the mold dielectric layer.

摘要翻译： 根据制造半导体存储器件的方法，可以在形成开口的同时保护接触塞。 半导体存储器件可以在衬底的整个表面上包括模具电介质层，该衬底包括第一区域和第二区域。 接触插塞可以设置在通过第一区域中的模具电介质层形成的接触孔中。 可变电阻器可以设置在通过第二区域中的模具电介质层发泡的模制开口中。 接触插塞的上表面可以处于等于或低于模具电介质层的上表面的水平。

公开(公告)号：US08766232B2

公开(公告)日：2014-07-01

申请号：US13221242

申请日：2011-08-30

申请人： Sukhun Choi ,  Boun Yoon ,  Kevin Ahn ,  Doo-Sung Yun

发明人： Sukhun Choi ,  Boun Yoon ,  Kevin Ahn ,  Doo-Sung Yun

IPC分类号： H01L47/00 ,  H01L27/24 ,  H01L45/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06

摘要： According to a method of fabricating the semiconductor memory device, a contact plug can be protected while mold openings are formed. A semiconductor memory device may include a mold dielectric layer on an entire surface of a substrate, the substrate including a first region and a second region. A contact plug may be provided in a contact hole formed through the mold dielectric layer in the first region. A variable resistor may be provided in a mold opening formed through the mold dielectric layer in the second region. An upper surface of the contact plug may be at a level equal to or lower than an upper surface of the mold dielectric layer.

摘要翻译： 根据制造半导体存储器件的方法，可以在形成开口的同时保护接触塞。 半导体存储器件可以在衬底的整个表面上包括模具电介质层，该衬底包括第一区域和第二区域。 接触插塞可以设置在通过第一区域中的模具电介质层形成的接触孔中。 可变电阻器可以设置在通过第二区域中的模具电介质层形成的模具开口中。 接触插塞的上表面可以处于等于或低于模具电介质层的上表面的水平。