利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

49 条记录 (耗时 0.024 秒)

    Processing multicore evictions in a CMP multiprocessor
    2.
    发明申请
    Processing multicore evictions in a CMP multiprocessor 审中-公开
    在CMP多处理器中处理多核驱逐

    公开(公告)号：US20070005899A1

    公开(公告)日：2007-01-04

    申请号：US11173919

    申请日：2005-06-30

    申请人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    发明人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    IPC分类号： G06F12/00 ,  G06F13/28

    CPC分类号： G06F12/0824 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/12 ,  G06F2212/507

    摘要： A method and apparatus for improving snooping performance is disclosed. One embodiment provides mechanisms for processing multi-core evictions in a multi-core inclusive shared cache processor. By using parallel eviction state machine, the latency of eviction processing is minimized. Another embodiment provides mechanisms for processing multi-core evictions in a multi-core inclusive shared cache processor in the presence of external conflicts.

    摘要翻译： 公开了一种用于提高窥探性能的方法和装置。 一个实施例提供了用于在多核包含共享高速缓存处理器中处理多核驱逐的机制。 通过使用并行驱逐状态机，驱逐处理的延迟最小化。 另一实施例提供了在存在外部冲突的情况下在多核包容共享高速缓存处理器中处理多核驱逐的机制。

    Method and apparatus for improving snooping performance in a multi-core multi-processor
    3.
    发明申请
    Method and apparatus for improving snooping performance in a multi-core multi-processor 审中-公开
    在多核多处理器中提高窥探性能的方法和装置

    公开(公告)号：US20060282622A1

    公开(公告)日：2006-12-14

    申请号：US11153031

    申请日：2005-06-14

    申请人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    发明人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    IPC分类号： G06F13/28

    CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0831

    摘要： A method and apparatus for improving snooping performance is disclosed. In one embodiment, one or more content addressable matches are used to determine where and when an address conflict occurs. Depending upon the timing, a read request or a snoop request may be set for retry. In another embodiment, an age order matrix may be used to determine when several core snoop requests may be issued during a same time period, so that the snoops may be processed during this time period.

    摘要翻译： 公开了一种用于提高窥探性能的方法和装置。 在一个实施例中，使用一个或多个内容可寻址匹配来确定发生地址冲突的地点和时间。 根据定时，可以设置读请求或窥探请求以重试。 在另一个实施例中，可以使用年龄订单矩阵来确定何时可以在相同时间段期间发出几个核心窥探请求，以便在该时间段期间可以处理窥探。

    Method and apparatus for dynamically controlling power management in a distributed system
    6.
    发明申请
    Method and apparatus for dynamically controlling power management in a distributed system 失效
    在分布式系统中动态控制电源管理的方法和装置

    公开(公告)号：US20080005596A1

    公开(公告)日：2008-01-03

    申请号：US11479438

    申请日：2006-06-29

    申请人： Krishnakanth Sistla ,  Steven R. Hutsell ,  Yen-Cheng Liu

    发明人： Krishnakanth Sistla ,  Steven R. Hutsell ,  Yen-Cheng Liu

    IPC分类号： G06F1/00

    CPC分类号： G06F1/3275 ,  G06F1/3209 ,  Y02D10/13 ,  Y02D10/14

    摘要： According to one embodiment of the invention, an activity detector comprises a resource partitioned into a plurality of chunks, a power controller and an activity detection unit. In communication with the activity detector and the resource, the power controller, based on measured activity by the activity detector, activates an additional chunk of the plurality of chunks and assigned the additional chunk to a specified agent or deactivates at least one chunk of the plurality of chunks.

    摘要翻译： 根据本发明的一个实施例，活动检测器包括被划分成多个块的资源，功率控制器和活动检测单元。 在与活动检测器和资源通信的情况下，功率控制器基于活动检测器测量的活动，激活多个块中的附加块并且将附加块分配给指定的代理或者去激活多个块中的至少一个块 的块。

    Cache filtering using core indicators
    7.
    发明申请
    Cache filtering using core indicators 审中-公开
    使用核心指标进行缓存过滤

    公开(公告)号：US20060053258A1

    公开(公告)日：2006-03-09

    申请号：US10936952

    申请日：2004-09-08

    申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

    发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

    IPC分类号： G06F12/00

    CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0817 ,  G06F12/0831

    摘要： A caching architecture within a microprocessor to filter core cache accesses. More particularly, embodiments of the invention relate to a technique to manage transactions, such as snoops, within a processor having a number of processor core caches and an inclusive shared cache.

    摘要翻译： 微处理器内的缓存架构，用于过滤核心高速缓存访​​问。 更具体地，本发明的实施例涉及在具有多个处理器核心高速缓存和包含共享高速缓存的处理器内管理诸如窥探之类的事务的技术。

    Enforcing global ordering through a caching bridge in a multicore multiprocessor system
    9.
    发明授权
    Enforcing global ordering through a caching bridge in a multicore multiprocessor system 有权
    通过多核多处理器系统中的缓存桥来强化全局排序

    公开(公告)号：US07360008B2

    公开(公告)日：2008-04-15

    申请号：US11026676

    申请日：2004-12-30

    申请人： Krishnakanth V. Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    发明人： Krishnakanth V. Sistla ,  Yen-Cheng Liu ,  Zhong-Ning Cai

    IPC分类号： G06F13/36

    CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/082 ,  G06F12/0831

    摘要： The present invention presents an efficient way to implement global ordering between a system interconnect and internal core interfaces in a MCMP system. In particular, snooping transactions on the system interconnect, processor requests, and processor request completions may trigger corresponding snooping transactions and request completions to the cores. The order in which the transactions are observed on the system interconnect may impose the order in which the transaction triggered to the core are generated. Since this ordering is between multiple interfaces this is referred to as global ordering.

    摘要翻译： 本发明提供了一种在MCMP系统中实现系统互连和内部核心接口之间的全局排序的有效方式。 特别是，系统互连，处理器请求和处理器请求完成上的侦听事务可能会触发相应的侦听事务并请求完成核心。 在系统互连上观察事务的顺序可能会强制生成事务触发到核心的顺序。 由于这种排序是在多个接口之间，所以称为全局排序。