利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.022 秒)

    Multichannel digital magnetic recording apparatus
    1.
    发明授权
    Multichannel digital magnetic recording apparatus 失效
    多通道数字磁记录装置

    公开(公告)号：US4562491A

    公开(公告)日：1985-12-31

    申请号：US475407

    申请日：1983-03-15

    申请人： Masaru Kawabata ,  Teruo Furukawa ,  Michiyasu Ishibashi

    发明人： Masaru Kawabata ,  Teruo Furukawa ,  Michiyasu Ishibashi

    IPC分类号： G11B5/09 ,  G11B20/10 ,  G11B20/14

    CPC分类号： G11B20/1423 ,  G11B20/10 ,  G11B5/09

    摘要： A multichannel digital magnetic recording apparatus comprises a plurality (N) of modulating circuits (41 to 4N) and timing circuits (51 to 5N). Digital signals (Z1 to ZN) undergo modulation in the modulating circuits in accordance with a modulation system of a detection window Tw. The modulated signals (A1 to AN) are converted into pulse current trains by the timing circuits and then delayed such that the respective pulse currents do not occur simultaneously. Accordingly, a power capacity required of a voltage source for writing the signals by means of thin film magnetic heads (71 to 7N) is considerably decreased.

    摘要翻译： 多通道数字磁记录装置包括多个（N）个调制电路（41〜4N）和定时电路（51〜5N）。 数字信号（Z1至ZN）根据检测窗口Tw的调制系统在调制电路中进行调制。 调制信号（A1至AN）由定时电路转换成脉冲电流列，然后被延迟使得各个脉冲电流不同时发生。 因此，通过薄膜磁头（71〜7N）写入信号的电压源所需的功率容量大大降低。

    Binary data encoding and decoding process
    7.
    发明授权
    Binary data encoding and decoding process 失效
    二进制数据编解码过程

    公开(公告)号：US4672362A

    公开(公告)日：1987-06-09

    申请号：US851081

    申请日：1986-04-14

    申请人： Teruo Furukawa ,  Minoru Ozaki

    发明人： Teruo Furukawa ,  Minoru Ozaki

    IPC分类号： G11B20/14 ,  H03M5/12 ,  H03M5/14 ,  H03M7/14 ,  H03M13/00 ,  H03M7/00

    CPC分类号： H03M5/145

    摘要： A binary data encoding process comprises the steps of separating a given binary data sequence at every two bits by a serial/parallel shift register (18), and converting the separated 2-bit data into a 3-bit code by using a logic circuit (19) and a parallel/serial shift register (20). A conversion pattern in the logic circuit (19) is exclusively determined based on the 2-bit data to be converted, 1-bit data immediately before and 2-bit data immediately after said 2-bit data, and a 3-bit code converted immediately before the conversion of said 2-bit data, wherein a succession of at least one but no more than seven "0" exists between an arbitrary "1" and the succeeding "1" in the converted 3-bit code sequence.

    摘要翻译： 二进制数据编码处理包括以下步骤：通过串行/并行移位寄存器（18）将每两位给定的二进制数据序列分离，并通过使用逻辑电路（2）将分离的2位数据转换为3位代码 19）和并行/串行移位寄存器（20）。 逻辑电路（19）中的转换模式仅基于要转换的2位数据，紧接在之前的1位数据和紧接在2位数据之后的2位数据和3位代码转换 在所述2位数据的转换之前，其中在转换的3位代码序列中的任意“1”和后一“1”之间存在至少一个但不超过七个“0”的连续。