公开(公告)号：US20120317530A1

公开(公告)日：2012-12-13

申请号：US13158562

申请日：2011-06-13

申请人： Michael P. Keene ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

发明人： Michael P. Keene ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5081

摘要： A computer-implemented method of generating a library object for an integrated circuit design is disclosed. In one embodiment, the method includes: analyzing a pair of integrated circuit design objects for fringe capacitance effects between the pair of integrated circuit design objects; and generating the library object accounting for the fringe capacitance effects prior to completion of a layout design for the integrated circuit design.

摘要翻译： 公开了一种用于生成用于集成电路设计的库对象的计算机实现的方法。 在一个实施例中，该方法包括：分析一对集成电路设计对象，用于一对集成电路设计对象之间的边缘电容效应; 并在完成集成电路设计的布局设计之前生成考虑到边缘电容效应的库对象。

公开(公告)号：US08365117B2

公开(公告)日：2013-01-29

申请号：US13158562

申请日：2011-06-13

申请人： Michael P. Keene ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

发明人： Michael P. Keene ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5081

摘要： A computer-implemented method of generating a library object for an integrated circuit design is disclosed. In one embodiment, the method includes: analyzing a pair of integrated circuit design objects for fringe capacitance effects between the pair of integrated circuit design objects; and generating the library object accounting for the fringe capacitance effects prior to completion of a layout design for the integrated circuit design.

摘要翻译： 公开了一种用于生成用于集成电路设计的库对象的计算机实现的方法。 在一个实施例中，该方法包括：分析一对集成电路设计对象，用于一对集成电路设计对象之间的边缘电容效应; 并在完成集成电路设计的布局设计之前生成考虑到边缘电容效应的库对象。

公开(公告)号：US08120145B2

公开(公告)日：2012-02-21

申请号：US12140364

申请日：2008-06-17

申请人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

发明人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

IPC分类号： H01L27/06

CPC分类号： H01P1/20363

摘要： A design structure is embodied in a machine readable medium for designing, manufacturing, or testing a design. The design structure includes a substrate including a silicon layer. Furthermore, the design structure includes a metal layer on a bottom side of the silicon layer and a dielectric layer on a top side of the silicon layer. Additionally, the design structure includes a top-side interconnect of the through-silicon via bandpass filter on a surface of the dielectric layer and a plurality of contacts in the dielectric layer in contact with the top-side interconnect. Further, the design structure includes a plurality of through-silicon vias through the substrate and in contact with the plurality of contacts, respectively, and the metal layer.

摘要翻译： 设计结构体现在用于设计，制造或测试设计的机器可读介质中。 该设计结构包括具有硅层的基板。 此外，设计结构包括在硅层的底侧上的金属层和在硅层的顶侧上的介电层。 此外，该设计结构包括在电介质层的表面上的通过硅通孔带通滤波器的顶侧互连以及与顶侧互连件接触的介电层中的多个触点。 此外，设计结构包括分别通过基板并与多个触点和金属层接触的多个穿硅通孔。

公开(公告)号：US08791771B2

公开(公告)日：2014-07-29

申请号：US13298489

申请日：2011-11-17

申请人： Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

发明人： Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

IPC分类号： H01P5/12 ,  H03L5/00

CPC分类号： H01P5/16

摘要： A reconfigurable Wilkinson power divider, methods of manufacture and design structures are provided. The structure includes a first port, and a first arm and a second arm connected to the first port. The first arm and the second arm each include one or more tunable t-line circuits. The structure also includes a second port and a third port connected to the first port via the first arm and second arm, respectively.

摘要翻译： 提供可重构的Wilkinson功率分配器，制造和设计结构的方法。 该结构包括第一端口和连接到第一端口的第一臂和第二臂。 第一臂和第二臂各包括一个或多个可调t线电路。 该结构还包括分别经由第一臂和第二臂连接到第一端口的第二端口和第三端口。

公开(公告)号：US07772124B2

公开(公告)日：2010-08-10

申请号：US12140439

申请日：2008-06-17

申请人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

发明人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, Jr. ,  Jiansheng Xu

IPC分类号： H01L21/311

CPC分类号： H01L23/64 ,  H01L23/481 ,  H01L28/10 ,  H01L28/40 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/19011 ,  H01L2924/19104 ,  H01L2924/00

摘要： A method for forming a through-silicon via bandpass filter includes forming a substrate comprising a silicon layer and providing a metal layer on a bottom side of the silicon layer. Additionally, the method includes providing a dielectric layer on a top side of the silicon layer and forming a top-side interconnect of the through-silicon via bandpass filter on a surface of the dielectric layer. Further, the method includes forming a plurality of contacts in the dielectric layer in contact with the top-side interconnect and forming a plurality through-silicon vias through the substrate and in contact with the plurality of contacts, respectively, and the metal layer.

摘要翻译： 通过带通滤波器形成通硅的方法包括形成包括硅层的衬底并在硅层的底侧提供金属层。 另外，该方法包括在硅层的顶侧设置电介质层，并且在电介质层的表面上通过带通滤波器形成通硅的顶侧互连。 此外，该方法包括在电介质层中形成与顶侧互连接触的多个触点，并分别通过衬底形成多个穿硅通孔并与多个触点和金属层接触。

公开(公告)号：US20090311841A1

公开(公告)日：2009-12-17

申请号：US12140439

申请日：2008-06-17

申请人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

发明人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

IPC分类号： H01L21/02 ,  H01L21/4763

CPC分类号： H01L23/64 ,  H01L23/481 ,  H01L28/10 ,  H01L28/40 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/19011 ,  H01L2924/19104 ,  H01L2924/00

摘要： A method for forming a through-silicon via bandpass filter includes forming a substrate comprising a silicon layer and providing a metal layer on a bottom side of the silicon layer. Additionally, the method includes providing a dielectric layer on a top side of the silicon layer and forming a top-side interconnect of the through-silicon via bandpass filter on a surface of the dielectric layer. Further, the method includes forming a plurality of contacts in the dielectric layer in contact with the top-side interconnect and forming a plurality through-silicon vias through the substrate and in contact with the plurality of contacts, respectively, and the metal layer.

摘要翻译： 通过带通滤波器形成通硅的方法包括形成包括硅层的衬底并在硅层的底侧提供金属层。 另外，该方法包括在硅层的顶侧设置电介质层，并且在电介质层的表面上通过带通滤波器形成通硅的顶侧互连。 此外，该方法包括在电介质层中形成与顶侧互连接触的多个触点，并分别通过衬底形成多个穿硅通孔并与多个触点和金属层接触。

公开(公告)号：US20090309675A1

公开(公告)日：2009-12-17

申请号：US12140364

申请日：2008-06-17

申请人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

发明人： Amit Bavisi ,  Hanyi Ding ,  Guoan Wang ,  Wayne H. Woods, JR. ,  Jiansheng Xu

IPC分类号： H03H7/00

CPC分类号： H01P1/20363

摘要： A design structure is embodied in a machine readable medium for designing, manufacturing, or testing a design. The design structure includes a substrate including a silicon layer. Furthermore, the design structure includes a metal layer on a bottom side of the silicon layer and a dielectric layer on a top side of the silicon layer. Additionally, the design structure includes a top-side interconnect of the through-silicon via bandpass filter on a surface of the dielectric layer and a plurality of contacts in the dielectric layer in contact with the top-side interconnect. Further, the design structure includes a plurality of through-silicon vias through the substrate and in contact with the plurality of contacts, respectively, and the metal layer.

摘要翻译： 设计结构体现在用于设计，制造或测试设计的机器可读介质中。 该设计结构包括具有硅层的基板。 此外，设计结构包括在硅层的底侧上的金属层和在硅层的顶侧上的介电层。 此外，该设计结构包括在电介质层的表面上的通过硅通孔带通滤波器的顶侧互连以及与顶侧互连件接触的介电层中的多个触点。 此外，设计结构包括分别通过基板并与多个触点和金属层接触的多个穿硅通孔。

公开(公告)号：US08766748B2

公开(公告)日：2014-07-01

申请号：US12960009

申请日：2010-12-03

申请人： Essam Mina ,  Guoan Wang ,  Wayne H. Woods, Jr.

发明人： Essam Mina ,  Guoan Wang ,  Wayne H. Woods, Jr.

IPC分类号： H01P3/08 ,  H01P9/00

CPC分类号： H01P3/081 ,  H01P3/003 ,  H01P9/00

摘要： On-chip high performance slow-wave microstrip line structures, methods of manufacture and design structures for integrated circuits are provided herein. The structure includes at least one ground and a signal layer provided in a different plane than the at least one ground. The signal layer has at least one alternating wide portion and narrow portion with an alternating thickness such that a height of the wide portion is different than a height of the narrow portion with respect to the at least one ground.

摘要翻译： 本文提供片上高性能慢波微带线结构，集成电路的制造方法和设计结构。 该结构包括设置在与至少一个地面不同的平面中的至少一个地面和信号层。 信号层具有至少一个交替宽的部分和具有交替厚度的窄部分，使得宽部分的高度不同于窄部分相对于至少一个地面的高度。

公开(公告)号：US20120139668A1

公开(公告)日：2012-06-07

申请号：US12960009

申请日：2010-12-03

申请人： Essam MINA ,  Guoan Wang ,  Wayne H. Woods, JR.

发明人： Essam MINA ,  Guoan Wang ,  Wayne H. Woods, JR.

IPC分类号： H01P3/08

CPC分类号： H01P3/081 ,  H01P3/003 ,  H01P9/00

摘要： On-chip high performance slow-wave microstrip line structures, methods of manufacture and design structures for integrated circuits are provided herein. The structure includes at least one ground and a signal layer provided in a different plane than the at least one ground. The signal layer has at least one alternating wide portion and narrow portion with an alternating thickness such that a height of the wide portion is different than a height of the narrow portion with respect to the at least one ground.

摘要翻译： 本文提供片上高性能慢波微带线结构，集成电路的制造方法和设计结构。 该结构包括设置在与至少一个地面不同的平面中的至少一个地面和信号层。 信号层具有至少一个交替宽的部分和具有交替厚度的窄部分，使得宽部分的高度不同于窄部分相对于至少一个地面的高度。

公开(公告)号：US08130059B2

公开(公告)日：2012-03-06

申请号：US12423835

申请日：2009-04-15

申请人： Guoan Wang ,  Wayne H. Woods, Jr.

发明人： Guoan Wang ,  Wayne H. Woods, Jr.

IPC分类号： H01P1/18

CPC分类号： H01P9/00

摘要： An on-chip slow-wave structure that uses multiple parallel signal paths with grounded capacitance structures, method of manufacturing and design structure thereof is provided. The slow wave structure includes a plurality of conductor signal paths arranged in a substantial parallel arrangement. The structure further includes a first grounded capacitance line or lines positioned below the plurality of conductor signal paths and arranged substantially orthogonal to the plurality of conductor signal paths. A second grounded capacitance line or lines is positioned above the plurality of conductor signal paths and arranged substantially orthogonal to the plurality of conductor signal paths. A grounded plane grounds the first and second grounded capacitance line or lines.

摘要翻译： 提供了采用具有接地电容结构的多个并行信号路径的片上慢波结构，其制造方法和设计结构。 慢波结构包括以大致平行布置布置的多个导体信号路径。 该结构还包括位于多个导体信号路径下方并且基本上正交于多个导体信号路径布置的第一接地电容线或线。 第二接地电容线或线路位于多个导体信号路径上方并且基本上正交于多个导体信号路径布置。 接地平面接地第一和第二接地电容线或线路。