公开(公告)号：US08078852B2

公开(公告)日：2011-12-13

申请号：US12473764

申请日：2009-05-28

申请人： Muawya Mohamed Al-Otoom ,  Timothy Hume Heil ,  Anil Krishna ,  Ken Van Vu

发明人： Muawya Mohamed Al-Otoom ,  Timothy Hume Heil ,  Anil Krishna ,  Ken Van Vu

IPC分类号： G06F7/38 ,  G06F9/00 ,  G06F9/44 ,  G06F15/00

CPC分类号： G06F9/3848

摘要： An adaptive prediction threshold scheme for dynamically adjusting prediction thresholds of entries in a Pattern History Table (PHT) by observing global tendencies of the branch or branches that index into the PHT entries. A count value of a prediction state counter representing a prediction state of a prediction state machine for a PHT entry is obtained. Count values in a set of counters allocated to the entry in the PHT are changed based on the count value of the entry's prediction state counter. The prediction threshold of the prediction state machine for the entry may then be adjusted based on the changed count values in the set of counters, wherein the prediction threshold is adjusted by changing a count value in a prediction threshold counter in the entry, and wherein adjusting the prediction threshold redefines predictions provided by the prediction state machine.

摘要翻译： 一种自适应预测阈值方案，用于通过观察索引到PHT条目中的分支或分支的全局倾向来动态地调整模式历史表（PHT）中条目的预测阈值。 获得表示PHT条目的预测状态机的预测状态的预测状态计数器的计数值。 分配给PHT中的条目的一组计数器中的计数值根据条目的预测状态计数器的计数值而改变。 然后可以基于该组计数器中的改变的计数值来调整用于该条目的预测状态机的预测阈值，其中通过改变条目中的预测阈值计数器中的计数值来调整预测阈值，并且其中调整 预测阈值重新定义了由预测状态机提供的预测。

公开(公告)号：US20120124291A1

公开(公告)日：2012-05-17

申请号：US12946883

申请日：2010-11-16

申请人： Heather D. Achilles ,  Timothy Hume Heil ,  Anil Krishna ,  Nicholas David Lindberg ,  Steven Paul VanderWiel ,  Shaul Yifrach

发明人： Heather D. Achilles ,  Timothy Hume Heil ,  Anil Krishna ,  Nicholas David Lindberg ,  Steven Paul VanderWiel ,  Shaul Yifrach

IPC分类号： G06F12/08

CPC分类号： G06F12/0897 ,  G06F12/0888 ,  G06F12/122

摘要： A selective cache includes a set configured to receive data evicted from a number of primary sets of a primary cache. The selective cache also includes a counter associated with the set. The counter is configured to indicate a frequency of access to data within the set. A decision whether to replace data in the set with data from one of the primary sets is based on a value of the counter.

摘要翻译： 选择性高速缓存包括被配置为接收从主要高速缓存的多个主组驱逐的数据的集合。 选择性高速缓存还包括与该组相关联的计数器。 计数器被配置为指示访问集合内的数据的频率。 是否使用来自主要集合之一的数据替换集合中的数据的决定是基于计数器的值。

公开(公告)号：US08140767B2

公开(公告)日：2012-03-20

申请号：US12478555

申请日：2009-06-04

申请人： Gordon Bernard Bell ,  Anil Krishna ,  Brian Michael Rogers ,  Ken Van Vu

发明人： Gordon Bernard Bell ,  Anil Krishna ,  Brian Michael Rogers ,  Ken Van Vu

IPC分类号： G06F12/08

CPC分类号： G06F12/121

摘要： The illustrative embodiments provide a method, apparatus, and computer program product for managing a number of cache lines in a cache. In one illustrative embodiment, it is determined whether activity on a memory bus in communication with the cache exceeds a threshold activity level. A least important cache line is located in the cache responsive to a determination that the threshold activity level is exceeded, wherein the least important cache line is located using a cache replacement scheme. It is determined whether the least important cache line is clean responsive to the determination that the threshold activity level is exceeded. The least important cache line is selected for replacement in the cache responsive to a determination that the least important cache line is clean. A clean cache line is located within a subset of the number of cache lines and selecting the clean cache line for replacement responsive to an absence of a determination that the least important cache line is not clean, wherein the each cache line in the subset is examined in ascending order of importance according to the cache replacement scheme.

摘要翻译： 说明性实施例提供了用于管理高速缓存中的多条高速缓存行的方法，装置和计算机程序产品。 在一个说明性实施例中，确定与高速缓存通信的存储器总线上的活动是否超过阈值活动级别。 响应于确定超过了阈值活动级别，至少重要的高速缓存行位于缓存中，其中使用高速缓存替换方案来定位最不重要的高速缓存行。 响应于超过阈值活动水平的确定，确定最不重要的高速缓存行是否是干净的。 响应于确定最不重要的高速缓存行是干净的，在缓存中选择最不重要的高速缓存行用于替换。 干净的高速缓存行位于高速缓存行数量的一个子集内，并且响应于不存在最不重要的高速缓存行不干净的确定而选择用于替换的干净高速缓存行，其中检查子集中的每个高速缓存行 按照缓存替换方案的重要性升序排列。

公开(公告)号：US09081504B2

公开(公告)日：2015-07-14

申请号：US13339685

申请日：2011-12-29

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F13/37 ,  G06F3/06 ,  G06F9/50

CPC分类号： G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F9/5016

摘要： Embodiments of the present invention provide a flash memory device write-access management amongst different virtual machines (VMs) in a virtualized computing environment. In one embodiment, a virtualized computing data processing system can include a host computer with at least one processor and memory and different VMs executing in the host computer. The system also can include a flash memory device coupled to the host computer and accessible by the VMs. Finally, a flash memory controller can manage access to the flash memory device. The controller can include program code enabled to compute a contemporaneous bandwidth of requests for write operations for the flash memory device, to allocate a corresponding number of tokens to the VMs, to accept write requests to the flash memory device from the VMs only when accompanied by a token and to repeat the computing, allocating and accepting after a lapse of a pre-determined time period.

摘要翻译： 本发明的实施例提供了在虚拟化计算环境中的不同虚拟机（VM）之间的闪存设备写访问管理。 在一个实施例中，虚拟化计算数据处理系统可以包括具有至少一个处理器和存储器的主计算机以及在主计算机中执行的不同VM。 该系统还可以包括耦合到主机并且可由VM访问的闪存设备。 最后，闪存控制器可以管理对闪存设备的访问。 控制器可以包括能够计算用于闪速存储器设备的写入操作的同时期带宽的程序代码，以向VM分配相应数量的令牌，以便仅在VM附带时才从VM接受对闪存设备的写入请求 令牌，并在经过预定时间段之后重复计算，分配和接受。

公开(公告)号：US08140758B2

公开(公告)日：2012-03-20

申请号：US12429754

申请日：2009-04-24

申请人： Ganesh Balakrishnan ,  Gordon B. Bell ,  Anil Krishna ,  Srinivasan Ramani

发明人： Ganesh Balakrishnan ,  Gordon B. Bell ,  Anil Krishna ,  Srinivasan Ramani

IPC分类号： G06F15/163

CPC分类号： G06F12/0846 ,  G06F12/0811

摘要： Embodiments that dynamically reorganize data of cache lines in non-uniform cache access (NUCA) caches are contemplated. Various embodiments comprise a computing device, having one or more processors coupled with one or more NUCA cache elements. The NUCA cache elements may comprise one or more banks of cache memory, wherein ways of the cache are horizontally distributed across multiple banks. To improve access latency of the data by the processors, the computing devices may dynamically propagate cache lines into banks closer to the processors using the cache lines. To accomplish such dynamic reorganization, embodiments may maintain “direction” bits for cache lines. The direction bits may indicate to which processor the data should be moved. Further, embodiments may use the direction bits to make cache line movement decisions.

摘要翻译： 预期在非均匀缓存访问（NUCA）高速缓存中动态地重组高速缓存线的数据的实施例。 各种实施例包括具有与一个或多个NUCA高速缓存元件耦合的一个或多个处理器的计算设备。 NUCA高速缓存元件可以包括一个或多个高速缓冲存储器组，其中高速缓存的方式在多个存储体之间水平分布。 为了改善处理器对数据的访问等待时间，计算设备可以使用高速缓存行来将缓存线路动态地传播到更靠近处理器的存储体中。 为了实现这种动态重组，实施例可以保持高速缓存行的“方向”位。 方向位可以指示哪个处理器应该移动数据。 此外，实施例可以使用方向位来进行高速缓存行移动决定。

公开(公告)号：US20110138129A1

公开(公告)日：2011-06-09

申请号：US12633976

申请日：2009-12-09

申请人： Anil Krishna ,  Brian M. Rogers

发明人： Anil Krishna ,  Brian M. Rogers

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0842

摘要： The illustrative embodiments provide a method, a computer program product, and an apparatus for managing a cache. A probability of a future request for data to be stored in a portion of the cache by a thread is identified for each of the number of threads to form a number of probabilities. The data is stored with a rank in a number of ranks in the portion of the cache responsive to receiving the future request from the thread in the number of threads for the data. The rank is selected using the probability in the number of probabilities for the thread.

摘要翻译： 说明性实施例提供了一种方法，计算机程序产品和用于管理高速缓存的装置。 针对线程数量的每一个标识未来要求将数据存储在线程的一部分高速缓存中的概率，以形成多个概率。 该数据以缓存部分中的多个等级排列存储，响应于在数据线程中从线程接收将来的请求。 使用线程概率的概率来选择等级。

公开(公告)号：US20100199045A1

公开(公告)日：2010-08-05

申请号：US12364984

申请日：2009-02-03

申请人： Gordon Bell ,  Anil Krishna ,  Srinivasan Ramani

发明人： Gordon Bell ,  Anil Krishna ,  Srinivasan Ramani

IPC分类号： G06F12/08 ,  G06F9/312

CPC分类号： G06F12/0875 ,  G06F9/3826 ,  G06F9/3834 ,  G06F9/3857

摘要： A system and method to optimize runahead operation for a processor without use of a separate explicit runahead cache structure. Rather than simply dropping store instructions in a processor runahead mode, store instructions write their results in an existing processor store queue, although store instructions are not allowed to update processor caches and system memory. Use of the store queue during runahead mode to hold store instruction results allows more recent runahead load instructions to search retired store queue entries in the store queue for matching addresses to utilize data from the retired, but still searchable, store instructions. Retired store instructions could be either runahead store instructions retired, or retired store instructions that executed before entering runahead mode.

摘要翻译： 一种用于在不使用单独的显式跑道缓存结构的情况下优化处理器的跑步头操作的系统和方法。 尽管存储指令不允许更新处理器缓存和系统存储器，但存储指令将其结果写入现有的处理器存储队列中，而不是简单地将存储指令放在处理器跑头模式中。 在跑步模式期间使用存储队列来保存存储指令结果允许更多的最新跑步加载指令来搜索存储队列中的退出存储队列条目以匹配地址以利用来自已退休但仍可搜索的存储指令的数据。 退休存储指令可以是退出存储指令退出，或退出存储指令，在进入排头模式之前执行。

公开(公告)号：US08914570B2

公开(公告)日：2014-12-16

申请号：US13464084

申请日：2012-05-04

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/00

CPC分类号： G06F12/0866 ,  G06F12/0246 ,  G06F2212/222 ,  G06F2212/40 ,  Y02D10/13

摘要： In a method for storing data in a flash memory array, the flash memory array includes a plurality of physical pages. The method includes receiving a request to perform a data access operation through a communication bus. The request includes data and a logical page address. The method further includes allocating one or more physical pages of the flash memory array to perform the data access operation. The method further includes, based on a historical usage data of the flash memory array, selectively encoding the data contained in the logical page into the one or more physical pages.

摘要翻译： 在将数据存储在闪存阵列中的方法中，闪存阵列包括多个物理页。 该方法包括通过通信总线接收执行数据访问操作的请求。 该请求包括数据和逻辑页面地址。 该方法还包括分配闪存阵列的一个或多个物理页面以执行数据访问操作。 该方法还包括基于闪速存储器阵列的历史使用数据，选择性地将包含在逻辑页面中的数据编码到一个或多个物理页面中。

公开(公告)号：US20130173849A1

公开(公告)日：2013-07-04

申请号：US13525017

申请日：2012-06-15

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/02

CPC分类号： G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F9/5016

摘要： Embodiments of the present invention provide a flash memory device write-access management amongst different virtual machines (VMs) in a virtualized computing environment. In one embodiment, a virtualized computing data processing system can include a host computer with at least one processor and memory and different VMs executing in the host computer. The system also can include a flash memory device coupled to the host computer and accessible by the VMs. Finally, a flash memory controller can manage access to the flash memory device. The controller can include program code enabled to compute a contemporaneous bandwidth of requests for write operations for the flash memory device, to allocate a corresponding number of tokens to the VMs, to accept write requests to the flash memory device from the VMs only when accompanied by a token and to repeat the computing, allocating and accepting after a lapse of a pre-determined time period.

摘要翻译： 本发明的实施例提供了在虚拟化计算环境中的不同虚拟机（VM）之间的闪存设备写访问管理。 在一个实施例中，虚拟化计算数据处理系统可以包括具有至少一个处理器和存储器的主计算机以及在主计算机中执行的不同VM。 该系统还可以包括耦合到主机并且可由VM访问的闪存设备。 最后，闪存控制器可以管理对闪存设备的访问。 控制器可以包括能够计算用于闪速存储器设备的写入操作的同时期带宽的程序代码，以向VM分配相应数量的令牌，以便仅在VM附带时才从VM接受对闪存设备的写入请求 令牌，并在经过预定时间段之后重复计算，分配和接受。

公开(公告)号：US20100312970A1

公开(公告)日：2010-12-09

申请号：US12478555

申请日：2009-06-04

申请人： Gordon B. Bell ,  Anil Krishna ,  Brian M. Rogers ,  Ken V. Vu

发明人： Gordon B. Bell ,  Anil Krishna ,  Brian M. Rogers ,  Ken V. Vu

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/121

摘要： The illustrative embodiments provide a method, apparatus, and computer program product for managing a number of cache lines in a cache. In one illustrative embodiment, it is determined whether activity on a memory bus in communication with the cache exceeds a threshold activity level. A least important cache line is located in the cache responsive to a determination that the threshold activity level is exceeded, wherein the least important cache line is located using a cache replacement scheme. It is determined whether the least important cache line is clean responsive to the determination that the threshold activity level is exceeded. The least important cache line is selected for replacement in the cache responsive to a determination that the least important cache line is clean. A clean cache line is located within a subset of the number of cache lines and selecting the clean cache line for replacement responsive to an absence of a determination that the least important cache line is not clean, wherein the each cache line in the subset is examined in ascending order of importance according to the cache replacement scheme.

摘要翻译： 说明性实施例提供了用于管理高速缓存中的多条高速缓存行的方法，装置和计算机程序产品。 在一个说明性实施例中，确定与高速缓存通信的存储器总线上的活动是否超过阈值活动级别。 响应于确定超出了阈值活动级别，至少重要的高速缓存行位于缓存中，其中使用高速缓存替换方案来定位最不重要的高速缓存行。 响应于超过阈值活动水平的确定，确定最不重要的高速缓存行是否是干净的。 响应于确定最不重要的高速缓存行是干净的，在缓存中选择最不重要的高速缓存行用于替换。 干净的高速缓存行位于高速缓存行数的一个子集内，并且响应于不存在最不重要的高速缓存行不干净的确定，选择干净的高速缓存行进行替换，其中检查子集中的每个高速缓存行 按照缓存替换方案的重要性升序排列。